第三章 组合逻辑电路分析与设计.pps

《第三章 组合逻辑电路分析与设计.pps》由会员分享，可在线阅读，更多相关《第三章 组合逻辑电路分析与设计.pps（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 第三章第三章 组合逻辑电路分析与设计组合逻辑电路分析与设计 第第3 3章章 组合逻辑电路分析与设计组合逻辑电路分析与设计3.1组合逻辑电路组合逻辑电路概述概述3 3.2.2组合逻辑电路的分析组合逻辑电路的分析与设计方法与设计方法3.4组合逻辑电路中的竞组合逻辑电路中的竞争争冒险现象冒险现象3.3常用集成组合逻辑常用集成组合逻辑电路电路 3.13.1 组合逻辑电路概述组合逻辑电路概述 组合逻辑电路是数字电路中比较简单的一类逻辑电路。组合逻辑电路是数字电路中比较简单的一类逻辑电路。所谓组合逻辑电路，其特点是功能上无记忆，结构上无反馈。所谓组合逻辑电路，其特点是功能上无记忆，结构上无反馈。即电路任

2、一时刻的输出状态只决定于该时刻各输入状态的组即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。也就是说，电路任意时刻的输合，而与电路的原状态无关。也就是说，电路任意时刻的输出仅仅取决于该时刻的输入信号，而与输入信号作用前电路出仅仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。所处的状态无关。简单的说，组合逻辑电路就是由门电路组合而成的。随简单的说，组合逻辑电路就是由门电路组合而成的。随着微电子技术的发展，现在许多常用的组合逻辑电路都有现着微电子技术的发展，现在许多常用的组合逻辑电路都有现成的集成模块，不需要用门电路再去设计。因此，本章将介成的集成模块

3、，不需要用门电路再去设计。因此，本章将介绍编码器、译码器、数据选择器、数值比较器、加法器等常绍编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现原理及扩展应用方法。原理及扩展应用方法。组合逻辑电路分析一般可以按以下方法进行：根据题意，由已知条件写出各输出端的逻辑函数表达式；用逻辑代数和逻辑函数化简等基本知识，对各逻辑函数表达式进行化简和变换；根据简化的逻辑函数表达式列出相应的真值表；依据真值表和逻辑函数表达式对逻辑电路进行分析，确定逻辑电路的功能。3.23.2 组合逻辑电路的分析与设计方法组

4、合逻辑电路的分析与设计方法3.2.1组合逻辑电路的一般分析方法组合逻辑电路的一般分析方法 一、组合逻辑电路的一般设计方法一、组合逻辑电路的一般设计方法第一步：根据实际逻辑问题的叙述，进行逻辑抽象。第二步:根据给定的因果关系列出逻辑真值表，进而写出相关的逻辑函数标准表达式。根据选定的器件类型将逻辑函数进行变换和简化，写出与使用的逻辑门相对应的最简逻辑函数表达式。第三步:按简化的逻辑函数表达式绘制逻辑电路图。第四步:设计逻辑电路工艺，完成装配、调试工作。3.2.23.2.2 组合逻辑电路的一般设计方法组合逻辑电路的一般设计方法 二、组合逻辑电路的设计举例二、组合逻辑电路的设计举例例例 用与非门设计

5、一个三变量用与非门设计一个三变量“多数表决电路多数表决电路”。“表决表决”按照少数服从多数的原则执行。按照少数服从多数的原则执行。解：（解：（1 1）根据给定的逻辑要求建立真值表。）根据给定的逻辑要求建立真值表。设设A A、B B、C C分别代表参加表决的三个逻辑变量，函数分别代表参加表决的三个逻辑变量，函数Y Y表表示表决结果。并约定，逻辑变量取值为示表决结果。并约定，逻辑变量取值为0 0表示反对，逻辑变表示反对，逻辑变量取值为量取值为1 1表示赞成；逻辑函数表示赞成；逻辑函数Y Y取值为取值为0 0表示决议被否定，表示决议被否定，逻辑函数取值为逻辑函数取值为1 1表示决议通过。那么，按照少

6、数服从多数表示决议通过。那么，按照少数服从多数的原则可知，函数和变量的关系是：当三个变量的原则可知，函数和变量的关系是：当三个变量A A、B B、C C中中有两个或两个以上取值为有两个或两个以上取值为1 1时，函数时，函数Y Y的取值为的取值为1 1，其他情况，其他情况下函数下函数Y Y的取值为的取值为0 0。因此，可列出该逻辑问题的真值表如下。因此，可列出该逻辑问题的真值表如下表所示。表所示。3.2.23.2.2 组合逻辑电路的一般设计方法组合逻辑电路的一般设计方法（2 2）根据真值表写出函数的最小项表达式。）根据真值表写出函数的最小项表达式。由上表所示的真值表，可写出函数由上表所示的真值表

7、，可写出函数F F的最小项表达式为：的最小项表达式为：（3 3）化简函数表达式，并转换成适当的形式。）化简函数表达式，并转换成适当的形式。将函数的最小项表达式填入卡诺图，利用卡诺图对逻辑函将函数的最小项表达式填入卡诺图，利用卡诺图对逻辑函数进行化简，得最简数进行化简，得最简“与或与或”表达式为：表达式为：F(AF(A、B B、C C）=AB+AC+BC=AB+AC+BC 由于该题要求使用由于该题要求使用“与非与非”门，故将上式表达式变换成门，故将上式表达式变换成“与非与非与非与非”表达式：表达式：（4）画出逻辑电路图。）画出逻辑电路图。由函数的由函数的“与非与非与非与非”表达式，可画出实现给定

8、功能的表达式，可画出实现给定功能的逻辑电路图，如下图所示。逻辑电路图，如下图所示。3.3.1加法器加法器3.33.3 常用集成组合逻辑电路常用集成组合逻辑电路一、加法器的电路结构和工作原理一、加法器的电路结构和工作原理 所谓所谓“半加半加”是指不考虑来自低位进位的本位相加。能是指不考虑来自低位进位的本位相加。能够实现半加运算的电路叫做半加器。够实现半加运算的电路叫做半加器。半加器由一个半加器由一个“异或异或”门和一个门和一个“与与”门组成，如下图门组成，如下图所示。所示。所谓所谓“全加全加”是指将本位的加数、被加数以及来自低位是指将本位的加数、被加数以及来自低位的进位的进位3 3个数相加。实现

9、这种运算的电路称为全加器。个数相加。实现这种运算的电路称为全加器。根据上面的逻辑表达式可以画出全加器的逻辑图下如图根据上面的逻辑表达式可以画出全加器的逻辑图下如图（a a）所示，其逻辑符号如图（）所示，其逻辑符号如图（b b）所示。）所示。3.3.13.3.1 加法器加法器二、标准二、标准MSI加法器加法器74LS283 集成电路集成电路74LS28374LS283是一个四位全加器，管脚图如下图所是一个四位全加器，管脚图如下图所示。代用型号有示。代用型号有CC74283CC74283。三、集成加法器的应用三、集成加法器的应用 1.加法器级联实现多位二进制数加法运算加法器级联实现多位二进制数加法

10、运算 一片一片74283只能进行只能进行4位二进制数的加法运算，将多片位二进制数的加法运算，将多片74283进行级联，就可扩展加法运算的位数。进行级联，就可扩展加法运算的位数。2.用用74283实现余实现余3码到码到8421BCD码的转换码的转换 3.3.23.3.2 编码器电路分析编码器电路分析 一、编码器的电路结构和工作原理一、编码器的电路结构和工作原理二、标准二、标准MSIMSI编码器编码器74LS14874LS148 下图是给出下图是给出8 8线线3 3线优先编码器线优先编码器74LS14874LS148的逻辑的逻辑图。依据组合逻辑电路分析的步骤进行分析见教材图。依据组合逻辑电路分析的

11、步骤进行分析见教材P73P73。一、译码器的概念一、译码器的概念3.3.33.3.3 译码器电路分析译码器电路分析 译码器的逻辑功能与编码器相反，它是将具有特定含义译码器的逻辑功能与编码器相反，它是将具有特定含义的不同二进制代码辨别出来，并转换成对应的输出高电平、的不同二进制代码辨别出来，并转换成对应的输出高电平、低电平信号。常用的译码器电路有通用译码器和数字显示译低电平信号。常用的译码器电路有通用译码器和数字显示译码器两类。码器两类。二、标准通用译码器二、标准通用译码器74LS13874LS138电路结构和工作原理电路结构和工作原理 7413874138是一种典型的二进制译码器，其逻辑图如下

12、图所是一种典型的二进制译码器，其逻辑图如下图所示。示。3.3.33.3.3 译码器电路分析译码器电路分析 一、七段一、七段LED数字显示器件数字显示器件 七段七段LEDLED数字显示器就是将七个发光二极管（加小数点数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七段为八个）按一定的方式排列起来，七段a a、b b、c c、d d、e e、f f、g g（小数点（小数点DPDP）各对应一个发光二极管，利用不同发光段的）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字组合，显示不同的阿拉伯数字。半导体显示器的优点是工作电压较低（半导体显示器的优点是工作电压较低

13、（1.51.53 V3 V）、体）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点积小、寿命长、亮度高、响应速度快、工作可靠性高。缺点是工作电流大，每个字段的工作电流约为是工作电流大，每个字段的工作电流约为10 10 mAmA左右左右。磷砷化钾是制造磷砷化钾是制造LEDLED数字显示器的主要材料，其光波波数字显示器的主要材料，其光波波长与所掺入磷和钾的比例有关，含磷的比例越高，波长越短，长与所掺入磷和钾的比例有关，含磷的比例越高，波长越短，且发光效率越低。且发光效率越低。七段七段LEDLED数字显示器按内部连接方式不同，分为共阴极数字显示器按内部连接方式不同，分为共阴极和共阳极两种。和

14、共阳极两种。3.3.4 数码显示译码器数码显示译码器 二、七段二、七段LED显示译码器显示译码器1.七段七段LED显示译码器结构显示译码器结构3.3.4 数码显示译码器数码显示译码器下图是下图是BCD七段显示译码器七段显示译码器7448的主要管脚功能和实际的主要管脚功能和实际外观图。外观图。下图是下图是BCD七段显示译码器七段显示译码器7448的内部逻辑图。的内部逻辑图。下表是七段显示译码器下表是七段显示译码器7448的功能表。的功能表。二、七段二、七段LED显示译码器显示译码器2.七段显示译码器七段显示译码器7448译码器其他功能说明译码器其他功能说明3.3.4 数码显示译码器数码显示译码器

15、 （1 1）正常译码显示正常译码显示。（2 2）灭零。灭零。（3 3）试灯。）试灯。（4 4）特殊控制端）特殊控制端BI/RBOBI/RBO。（5 5）多位十进制数码显示时，整数前和小数后的）多位十进制数码显示时，整数前和小数后的0 0是无意是无意义的，称为义的，称为“无效无效0 0”。二、七段二、七段LED显示译码器显示译码器3.七段显示译码器七段显示译码器7448译码器与显示器的实际连接译码器与显示器的实际连接3.3.4 数码显示译码器数码显示译码器 七段显示译码器七段显示译码器TTLTTL型型74LS4874LS48与共阴极七段数码管显示器与共阴极七段数码管显示器BS201ABS201A

16、的连接方法如下图所示。的连接方法如下图所示。一、数据选择器设计思想一、数据选择器设计思想二、常用数据选择器及其应用二、常用数据选择器及其应用3.3.53.3.5 数据选择器数据选择器1.常用数据选择器介绍常用数据选择器介绍 74151是一种典型集成是一种典型集成8选选1数据选择器，其引脚数据选择器，其引脚图如下图所示。图如下图所示。2.数据选择器应用举例数据选择器应用举例（1）用两片）用两片74151组成组成16选选1的数据选择器的数据选择器（2）用数据选择器实现单输出逻辑函数）用数据选择器实现单输出逻辑函数 一、两个一、两个1位二进制数值比较器位二进制数值比较器二、两个二、两个2位二进制数值

17、比较器位二进制数值比较器3.3.6 值比较器值比较器三、集成数值比较器介绍三、集成数值比较器介绍 3.4.1组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象3.43.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 在组合逻辑电路中，当输入信号的状态改变时，输出端在组合逻辑电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险现象。产生竞争冒险现象的原因主要是种现象称为竞争冒险现象。产生竞争冒险现象的原因主要是门电路的延迟。门电路的延迟。3.4.23.4.2竞争冒险现象

18、的判断竞争冒险现象的判断3.43.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 在组合逻辑电路中，是否存在冒险现象，可通过逻辑函在组合逻辑电路中，是否存在冒险现象，可通过逻辑函数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定数来判别。如根据组合逻辑电路写出的输出逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路可能存条件下可简化成下列两种形式时，则该组合逻辑电路可能存在冒险现象，即在冒险现象，即 Y=AA，可能出现，可能出现1型冒险；型冒险；Y=A+A，可能出现，可能出现0型冒险。型冒险。3.4.3冒险现象的消除冒险现象的消除3.43.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象 消除冒险现象的方法有很多，这里介绍常用的消除冒险现象的方法有很多，这里介绍常用的两种方法。两种方法。(1)(1)接入滤波电容接入滤波电容 (2)(2)修改逻辑设计，增加冗余项修改逻辑设计，增加冗余项