第21章 门电路和组合逻辑电路.ppt

《第21章 门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第21章 门电路和组合逻辑电路.ppt（122页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、21.1 脉冲信号脉冲信号21.2 晶体管的开关作用晶体管的开关作用21.3 分立元件门电路分立元件门电路21.4 TTLTTL门电路门电路21.5 MOSMOS门电路门电路21.6 逻辑代数逻辑代数21.7 组合逻辑电路的分析和综合组合逻辑电路的分析和综合21.8 加法器加法器21.10 译码器和数字显示译码器和数字显示21.11 数据分配器和数据选择器数据分配器和数据选择器第21章 门电路和组合逻辑电路本章要求本章要求本章要求本章要求:1.1.1.1.掌握与门、或门、非门、与非门和异或门等的逻辑功能，了解掌握与门、或门、非门、与非门和异或门等的逻辑功能，了解掌握与门、或门、非门、与非门和异

2、或门等的逻辑功能，了解掌握与门、或门、非门、与非门和异或门等的逻辑功能，了解TTLTTLTTLTTL与非门及其电压传输特性和主要参数，了解与非门及其电压传输特性和主要参数，了解与非门及其电压传输特性和主要参数，了解与非门及其电压传输特性和主要参数，了解CMOSCMOSCMOSCMOS门电路的特点，了门电路的特点，了门电路的特点，了门电路的特点，了解三态门和集电极开路门电路的作用；解三态门和集电极开路门电路的作用；解三态门和集电极开路门电路的作用；解三态门和集电极开路门电路的作用；2.2.掌握逻辑函数的表示方法，并掌握逻辑函数的表示方法，并掌握逻辑函数的表示方法，并掌握逻辑函数的表示方法，并能应

3、用逻辑代数运算法则和卡诺图能应用逻辑代数运算法则和卡诺图能应用逻辑代数运算法则和卡诺图能应用逻辑代数运算法则和卡诺图化简逻辑函数；化简逻辑函数；化简逻辑函数；化简逻辑函数；3.3.3.3.能分析和综合简单的组合逻辑电路；能分析和综合简单的组合逻辑电路；能分析和综合简单的组合逻辑电路；能分析和综合简单的组合逻辑电路；4.4.4.4.理解加法器、译码器、数据分配器和数据选择器的工作原理。理解加法器、译码器、数据分配器和数据选择器的工作原理。理解加法器、译码器、数据分配器和数据选择器的工作原理。理解加法器、译码器、数据分配器和数据选择器的工作原理。第第21章章 门电路和组合逻辑电路门电路和组合逻辑电

4、路end21.1 脉冲信号脉冲信号21.1.1 电子电路中的信号电子电路中的信号模拟信号模拟信号数字信号（脉冲信号）数字信号（脉冲信号）时间上连续变化的时间上连续变化的时间和幅度都是跳变的时间和幅度都是跳变的处理此类信号的处理此类信号的电路电路模拟电路模拟电路处理此类信号的处理此类信号的电路电路数字电路数字电路特点特点：注重电路的输入、注重电路的输入、输出大小、相位关系输出大小、相位关系特点特点：注重电路的输入、输注重电路的输入、输出的逻辑关系出的逻辑关系21.1.2 21.1.2 脉冲信号的波形及参数脉冲信号的波形及参数脉冲是一种脉冲是一种跃变跃变信号信号,并且并且持续时间短暂持续时间短暂矩

5、形波矩形波尖顶波尖顶波实际矩形波的特征实际矩形波的特征脉冲幅度脉冲幅度信号变化的最大值信号变化的最大值0.9A0.1Atf脉冲上升沿脉冲上升沿tr0.5Atp脉冲下降沿脉冲下降沿脉冲宽度脉冲宽度正脉冲正脉冲负脉冲负脉冲脉冲信号变化后的电脉冲信号变化后的电平值比初始电平值高平值比初始电平值高脉冲信号变化后的电脉冲信号变化后的电平值比初始电平值低平值比初始电平值低21.1.3 21.1.3 脉冲信号的逻辑状态脉冲信号的逻辑状态脉冲信号的状态脉冲信号的状态高电平高电平用用1 1 表示表示低电平低电平用用0 0 表示表示end21.2 21.2 晶体管的开关作用晶体管的开关作用UiUoKUccRK开开

6、输出高电平输出高电平K闭闭输出低电平输出低电平输入输入信号信号控制控制开关开关状态状态可用三极管代替可用三极管代替晶体管的三种工作状态晶体管的三种工作状态三极管是数字电路中最基本的开关元件，通常不是工三极管是数字电路中最基本的开关元件，通常不是工作在作在饱和区饱和区就是工作在就是工作在截止区截止区。放大区只是出现在三极管。放大区只是出现在三极管由饱和变为截止、由截止变为饱和的过渡过程中。由饱和变为截止、由截止变为饱和的过渡过程中。饱和区饱和区截止区截止区放大区放大区晶体管结电压的典型数据晶体管结电压的典型数据管型管型工工 作作 状状 态态饱饱 和和放放 大大截截 止止开始截止开始截止可靠可靠截

7、截止止硅管硅管(NPN)锗管锗管(PNP)例：如图所示电路中，如图所示电路中，当输入电压当输入电压分别为分别为和和时，时，试问晶体管试问晶体管处于何种工作状态？处于何种工作状态？解：解：当当时，时，晶体管已处于深度饱和状态。晶体管已处于深度饱和状态。晶体管临界饱和时的基极电流晶体管临界饱和时的基极电流当当时，时，晶体管处于放大状态晶体管处于放大状态晶体管可靠截止。晶体管可靠截止。当当时，时，end21.3 21.3 分立元件门电路分立元件门电路21.3.1 21.3.1 门电路的基本概念门电路的基本概念不不满满足足条条件件的的电电 信信号号能够通过能够通过“门门”不能够通过不能够通过“门门”满

8、足条件的电信号就是一种开关用电路做成这用电路做成这种开关种开关称为称为“门电路门电路”结论结论:门电路输出信号与输入信号之间存在一定的逻辑关系门电路输出信号与输入信号之间存在一定的逻辑关系门电路门电路的输入和输出信号都是用门电路的输入和输出信号都是用电位电位（或叫（或叫电平电平）高低表示）高低表示负逻辑负逻辑正逻辑正逻辑高电平用高电平用“1”表示表示低电平用低电平用“0”表示表示高电平用高电平用“0”表示表示低电平用低电平用“1”表示表示输入输入信号信号输出输出信号信号1。“与与”门（门（“与与”逻辑）逻辑）A、B、C 都满足一定条件时，事件都满足一定条件时，事件Y 才发生。才发生。EYABC

9、YABC灯灯Y亮的条件亮的条件：A“与与”B“与与”C 同时接通同时接通A1、B1、C1Y1A、B、C有一个为有一个为0Y0逻辑乘逻辑乘逻辑与逻辑与&与门的逻辑符号与门的逻辑符号ABCY2。“或或”门（门（“或或”逻辑）逻辑）A、B、C 只要有一个满足条件时只要有一个满足条件时,事件事件Y 就发生就发生.AEYBC灯灯Y亮的条件亮的条件：A“或或”B“或或”C只要有一个接只要有一个接通通A1“或或”B1“或或”C1Y1A、B、C 都为都为0Y0Y=A+B+C逻辑加逻辑加逻辑或逻辑或ABCY或门的逻辑符号或门的逻辑符号3。“非非”门（门（“非非”逻逻辑）辑）A 满足条件时，事件满足条件时，事件Y

10、 不发生不发生A 不满足条件时，事件不满足条件时，事件Y 发生发生AEYR灯灯Y亮的条件：亮的条件：A不接通不接通A0Y1A1Y0灯灯Y不亮的条件：不亮的条件：A接通接通逻辑非逻辑非AY非门的逻辑符号非门的逻辑符号121.3.2 21.3.2 二极管二极管“与与”门电路门电路YDADBAB+U +12VCDC0000.30030.30300.30330.33000.33030.33300.33333.3输入端输入端输出端输出端二极管二极管“与与”逻辑状态表（真值表）逻辑状态表（真值表）ABCY00000010010001101000101011001111YABC0表表示示低低电平电平1表表示

11、示高高电平电平21.3.3 21.3.3 二极管二极管“或或”门电路门电路YDADBAB-12VDCCR000-0.30032.70302.70332.73002.73032.73302.73332.7输入端输入端输出端输出端“或或”逻辑状态表（真值表）逻辑状态表（真值表）ABCY00000011010101111001101111011111Y=A+B+C21.3.4 21.3.4 晶体管晶体管“非非”门电门电路路RKAY+UCCRBRC-UBB工作状态工作状态:饱和饱和 截止截止uAuY3V0.30VUCC加负电源为了可靠截止加负电源为了可靠截止 A Y0110“非非”逻辑状态表（真值表）

12、逻辑状态表（真值表）基基本本门门电电路路“非非”门电路门电路“或或”门电路门电路“与与”门电路门电路不同组合不同组合组合电路组合电路DY+12V+3VDADBAB+12VDCCRKRBRRC与与门门非门非门与非门与非门AYBC&“与与非非”逻辑状态表（真值表）逻辑状态表（真值表）ABCY00010011010101111001101111011110全全“1”“1”出出“0”,“0”,有有“0”“0”出出“1”“1”用二极管用二极管“或或”门和晶体管门和晶体管“非非”门联接成门联接成“或非或非”门电路。门电路。DY+12V+3VDADBAB-12VDCCRKRBRRC与非门与非门AYBC“或或

13、非非”逻辑状态表（真值表）逻辑状态表（真值表）ABCY00010010010001101000101011001110全全“0”0”出出“1”,1”,有有“1”1”出出“0”0”end21.4 21.4 TTLTTL门电路门电路21.4.1 21.4.1 TTL“TTL“与非与非”门电路门电路+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100 1.1.输入端不全为输入端不全为“1”“1”的情况的情况YR4R2R13k T2R5R3T3T4T1T5AB750 3k360 100 C0.3V1V电位接近电源电压使电位接近电源电压使 T T3 3，T T4 4导通导

14、通输出端电位输出端电位截止截止负载负载拉电流拉电流该电压不足以该电压不足以使使T T2 2、T T5 5导通导通2.2.输入端全为输入端全为“1”“1”的情况的情况YR4R2R13kT2R5R3T3T4T1T5ABC750 3k360 100 全接高电全接高电平平“3“3V”V”导通钳位在钳位在2.12.1V V约约1 1V V都截止都截止负载门负载门灌电流灌电流输出端电位输出端电位3V3V3V两种实际的两种实际的TTL”TTL”与非与非“门芯片门芯片CT74LS20(4CT74LS20(4输入输入2 2门门)CT74LS00(2CT74LS00(2输入输入4 4门门)TTL“TTL“与非与非

15、”门的特性及技术参数门的特性及技术参数1.1.TTL“TTL“与非与非”门的电压传输特门的电压传输特性性2.2.输出高电平电压输出高电平电压UOH和输出低电平电压和输出低电平电压UOL输出高电平电压输出高电平电压 U UOHOH对应于对应于AB AB 段输出电压段输出电压输出低电平电压输出低电平电压 U UOLOL对对应于应于DE DE 段输出电压段输出电压通用通用TTL“TTL“与非与非”门门典型值典型值3.3.噪声容限电压噪声容限电压 低电平噪声容限电压低电平噪声容限电压 UNL在保证输出的高电平电压不低于额定值在保证输出的高电平电压不低于额定值9090的条件下所的条件下所容许叠加在输入低

16、电平上的最大噪声（或干扰）电压。容许叠加在输入低电平上的最大噪声（或干扰）电压。是在保证条件下所容许是在保证条件下所容许的最大输入低电平电压的最大输入低电平电压3.3.噪声容限电压噪声容限电压 高电平噪声容限电压高电平噪声容限电压 UNH在保证输出的低电平电压的条件下所容许叠加在输入高在保证输出的低电平电压的条件下所容许叠加在输入高电平（极性和输入信号相反）的最大噪声（干扰）电压电平（极性和输入信号相反）的最大噪声（干扰）电压在上述保证条件下所容许在上述保证条件下所容许的最小输入高电平电压的最小输入高电平电压5 5。扇出系数。扇出系数NO指一个指一个“与非与非”门能带同类门的最大数目，表示带负

17、载能门能带同类门的最大数目，表示带负载能力力对对TTL“TTL“与非与非”门门如何计算如何计算 N NO O6.平均传输延迟时间平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间平均传输延迟时间注意注意：此值愈小愈好此值愈小愈好上升延迟时间上升延迟时间下降延迟时间下降延迟时间21.4.2 21.4.2 三态输出三态输出“与非与非”门电路门电路YR4R2R1T2R5R3T3T4T1T5ABUCCDE输入端输入端使能端使能端输出端输出端图形符号图形符号&ABYER4R2R1T2R5R3T3T4T1T5DABE1YUCC截止截止决定于决定于A A、B B的状态，实的状态，实

18、现现“与非与非”逻辑关系逻辑关系工作原理工作原理R4R2R1T2R5R3T3T4T1T5DABE 0YUCC1V截止截止1V截止截止输出端处于高输出端处于高阻状态，相当阻状态，相当于开路状态于开路状态工作原理工作原理高电高电平时平时高阻高阻状态状态E1E2E3总总线线（母母线线）三态门主要作为三态门主要作为TTL电路电路与与总线总线间的间的接口电路接口电路用途：用途：此时接受此时接受G G2 2的的输出。输出。G G1 1、G G3 3呈高阻状态呈高阻状态 控制端控制端E E输入端输入端输出端输出端Y YAB10011010111100XX高阻高阻三态输出三态输出“与非与非”门的逻辑状态表门的

19、逻辑状态表+5VYR4R2R13kT2R5R3T3T4T1T5ABC750 3k100+5VYR2R13kT2R3T1T5ABC750 RLU21.4.3 21.4.3 集电极开路集电极开路“与非与非”门电路门电路(OC门门)&OC门电路的符号门电路的符号注意与注意与普通普通与非门的区别与非门的区别&Y1Y2Y3YOC门可以实现门可以实现“线与线与”功能功能Y=Y1Y2Y3UCCRL“线线与与”输输出端直接相出端直接相连连end21.5.2 CMOS门电路门电路1 1.CMOS“非非”门电路门电路UDDST2DT1AYSDN沟道沟道P沟道沟道互互补补对对称称结结构构CMOS电路电路21.5 M

20、OS门电路门电路工作原理工作原理A0UDDST2DT1YSD截止截止导通导通输出输出Y1工作原理工作原理A1UDDST2DT1YSD导通导通截止截止输出输出Y04.4.CMOS 传输门电路传输门电路UDDT1T2uIuOSSDD控制极控制极控制极控制极10传输门导通传输门导通uOuI4.4.CMOS 传输门电路传输门电路UDDT1T2uIuOSSDD控制极控制极控制极控制极01传输门不导通传输门不导通uOuI关系不存在关系不存在uIuOTGCMOS 传输门电路传输门电路 图形符号图形符号21.5.3CMOS电路电路的优点的优点、静态功耗小（只有静态功耗小（只有0.01mW)。、允许电源电压范围

21、宽（允许电源电压范围宽（3 18V）。）。3、扇出系数大，抗噪容限大。扇出系数大，抗噪容限大。CMOS电路电路的缺点的缺点2、集成度较低集成度较低、制造工艺复杂。制造工艺复杂。end21.6 逻辑代数逻辑代数21.6.1 逻辑代数运算法则逻辑代数运算法则在逻辑代数中，用在逻辑代数中，用 “1”“1”、“0”“0”表示两种状表示两种状态态普通代数表示普通代数表示数量关系数量关系逻辑代数表示逻辑代数表示逻辑关系逻辑关系逻辑代数中基本运算逻辑代数中基本运算逻辑乘（逻辑乘（“与与”运算）运算）逻辑加（逻辑加（“或或”运算）运算）求求 反（反（“非非”运算）运算）00=01=10=011=10+0=00

22、+1=1+0=1+1=1由三种基本的逻辑运算关系由三种基本的逻辑运算关系得以下运算结论得以下运算结论1.基本运算法则基本运算法则1.A0=0A=02.A1=1A=A0A3.A A=A1AAA4.AA5.A+0=A0A1A7.7.A+A=A6.A+1=18.AAA9.普通代数能否写成这种形式？交换律交换律结合律结合律分配律分配律10.A+B=B+A11.AB=BA13.A+B+C=A+(B+C)=(A+B)+C12.ABC=(AB)C=A(BC)14.A(B+C)=AB+AC15.A+BC=(A+B)(A+C)2.运算规律运算规律16.A（A+B）=A证明：证明：A（A+B）=AAABAAB A

23、（1B）A吸收律吸收律17.18.19.证明：证明：20.21.摩根定律摩根定律21.22.证明：证明：23.“与与”形式形式“或或”形式形式0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 21.6.2 逻辑函数的表示方法逻辑函数的表示方法逻辑函数逻辑函数 Y（A、B、C）A、B、C 是是输入变量输入变量，Y 是是输出变量输出变量。字母上无反号的叫字母上无反号的叫原变量原变量，有反号的叫，

24、有反号的叫反变量反变量。任何一件具体事物的因果关系都可以用一个逻辑函数描述任何一件具体事物的因果关系都可以用一个逻辑函数描述逻辑函数常用逻辑函数常用等方法描述等方法描述逻辑状态表逻辑状态表逻辑式逻辑式逻辑图逻辑图卡诺图卡诺图例：例：举重比赛有举重比赛有ABCABC三个裁判三个裁判,当主裁判当主裁判A A认为合格认为合格时算为二票，而副裁判时算为二票，而副裁判BCBC认为合格时分别算为一票。认为合格时分别算为一票。试设计判决电路。试设计判决电路。输入变量：输入变量：A A、B B、C C“1”认为合格认为合格“0”认为不合格认为不合格输出变量：输出变量：Y Y“1”表示通过表示通过“0”表示不能

25、通过表示不能通过Y（A、B、C）一、逻辑真值表一、逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的逻辑状态表举重裁判电路的逻辑状态表 输入输入输出输出 YA B C00000101001110010111011100000111二、逻辑函数式二、逻辑函数式 用用“与与”、“或或”、“非非”等逻辑运算的组等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。关系。BCAY举重裁判电路的逻辑函数式举重裁判电路的逻辑函数式YA（B+C）（1）直接由输入、输出的逻辑关系列写逻辑式直

26、接由输入、输出的逻辑关系列写逻辑式 输入输入输出输出 YA B C00000101001110010111011100000111（2 2）由真值表列写逻辑式）由真值表列写逻辑式最小项最小项 在在n变量逻辑函数中，若变量逻辑函数中，若m为包含为包含n个因子的乘积项，个因子的乘积项，而且这而且这n个变量均以原变量或反变量的形式在个变量均以原变量或反变量的形式在m中出现一次，中出现一次，称称m为该组变量的最小项。为该组变量的最小项。n个个变量变量共有共有个最小项个最小项最小项特点：最小项特点：u在输入变量的任何在输入变量的任何取值下必有且仅有取值下必有且仅有一个最小项的值为一个最小项的值为1;1;

27、u任意两个最小项的任意两个最小项的乘积为乘积为0 0；u全体最小项之和为全体最小项之和为1 1 输入输入输出输出 YA B C00000101001110010111011100000111 任何一个逻辑函数都可以表示为取值任何一个逻辑函数都可以表示为取值为为1 1的的最小项之和最小项之和的形式。的形式。标准标准“与或与或”式式最小项之和最小项之和的标准形式的标准形式三、逻辑图三、逻辑图 用用“与与”、“或或”、“非非”等相应的逻辑符号表示函等相应的逻辑符号表示函数关系数关系YA（B+C）或门，实现或门，实现Y1B+C&ABCYY1与门，实现与门，实现YY1 A&u逻辑函数化简的意义：逻辑函数

28、化简的意义：v减少构成电路的逻辑减少构成电路的逻辑“门门”和联接线，和联接线，降低成本，提高电路的可靠性；降低成本，提高电路的可靠性；v通过变换表达式的形式，可以充分利用通过变换表达式的形式，可以充分利用已有集成芯片。已有集成芯片。21.6.3 逻辑函数的化简逻辑函数的化简1.1.应用逻辑代数运算法则化简应用逻辑代数运算法则化简(1)(1)并项法并项法应用应用和和例例：试用并项法化简下列逻辑函数：试用并项法化简下列逻辑函数：(2)配项法配项法应用应用将将与某乘积项相乘，后展开，合并化简与某乘积项相乘，后展开，合并化简如如：（3 3）吸收法）吸收法利用利用可将可将AB项消去。项消去。如如：（4

29、4）消项法）消项法利用利用将将BC项消去项消去如：如：（5 5）消因子法）消因子法利用利用将将中的因子中的因子消去。消去。如：如：（6）加项法加项法利用利用加入相同项后，合并化简。加入相同项后，合并化简。如：如：u卡诺图的概念卡诺图的概念 卡诺图以卡诺图以方块图方块图的形式表示输入输出逻辑关系。的形式表示输入输出逻辑关系。二变量二变量的卡诺图的卡诺图0101三变量三变量的卡诺图的卡诺图ABABC0100011110 变量的取值变量的取值次序按照次序按照循环循环码码排列排列结构特点结构特点：几何上几何上相邻相邻的的两个小方块所代表的最小项两个小方块所代表的最小项只有只有一个变量不同一个变量不同。

30、每一个小方块代每一个小方块代表一个表一个最小项最小项相邻代码之相邻代码之间只有间只有一位一位的状态的状态不同卡诺图的结构卡诺图的结构2.应用卡诺图化简应用卡诺图化简011 1位循环码位循环码2 2位循环码位循环码011000113 3位循环码位循环码011000110110110000001111四变量四变量的卡诺图的卡诺图ABCD0001111000011110 可按最小项可按最小项的的十进制取值十进制取值进行编号进行编号ABCD0001111000011110卡诺图表示逻辑函数卡诺图表示逻辑函数ABF00001010011101010001例例1 1：若已知函数的：若已知函数的真值表真值表

31、：01011 将在真值表中取值为将在真值表中取值为“1”的最小项所对应的的最小项所对应的方框填方框填“1”，取值为，取值为“0”的最小项所对应的最小项所对应的的方框填方框填“0”简化简化ABCF00000011010101101001101011011111ABC010001111011111ABC000111100111111例例2 2：若已知函数的：若已知函数的真值表真值表：另一另一形式形式ABCD000111100001111011111 将在函数式中取将在函数式中取值为值为“1”的最小的最小项所对应的项所对应的方框方框填填“1”。例例3 3：若已知函数的：若已知函数的标准标准“与或与或

32、”式式：例例4 4：试用卡诺图表示逻辑函数：试用卡诺图表示逻辑函数：解解：ABC0100011110111111或解或解：ABC0100011110111111u 利用卡诺图化简逻辑函数利用卡诺图化简逻辑函数ABC0100011110 在卡诺图中，几何上在卡诺图中，几何上相邻相邻的两项仅一个变量不同。的两项仅一个变量不同。两项合并两项合并消去消去一个变量一个变量四项合并四项合并消消去二个变量去二个变量 利用卡诺图化简逻辑函数的基础：利用卡诺图化简逻辑函数的基础：ABCD0001111000011110 八项合并八项合并消消去三个变量去三个变量可不可以可不可以六项六项、十项十项合并？合并？卡诺图

33、中的卡诺图中的“边边”与与“角角”也是相邻的。也是相邻的。卡诺图化简逻辑函数的步骤卡诺图化简逻辑函数的步骤画出要求化简函数的卡诺图；画出要求化简函数的卡诺图；按照按照“最少、最大最少、最大”的原则（即圈的个数最少，的原则（即圈的个数最少，圈内的最小项个数尽可能多）圈起所有取值为圈内的最小项个数尽可能多）圈起所有取值为“1”的相邻项；的相邻项；对每一个矩形圈写出合并结果，再将各圈的结对每一个矩形圈写出合并结果，再将各圈的结果相加即为所求的最简果相加即为所求的最简“与或与或”式。式。ABC010001111011111例例1 1：用卡诺图将函数：用卡诺图将函数F化为最简化为最简“与或与或”式。式。

34、解解：ABCD000111100001111011111111111例例2 2：用卡诺图将函数：用卡诺图将函数F化为最简化为最简“与或与或”式。式。解解：卡诺图化简应注意的问题卡诺图化简应注意的问题圈最大圈最大；允许重复使用；允许重复使用“1”，每个圈中所，每个圈中所包含的项数为包含的项数为 ，n=0,1,2,圈数圈数最少最少；不要不要遗漏遗漏，但圈也不能，但圈也不能重复重复（即每圈一个（即每圈一个新的矩形圈时，必须包含一个在其它圈中未新的矩形圈时，必须包含一个在其它圈中未出现过的最小项）。出现过的最小项）。ABABCDCD00000101111110100000010111111010111

35、111111ABABCDCD000001011111101000000101111110101111111这样圈这样圈可以吗可以吗？no例例4 4：用卡诺图将函数：用卡诺图将函数F化为最简化为最简“与或与或”式。式。解解：ABCD000111100001111011111111111例例5 5：用卡诺图将函数：用卡诺图将函数F化为最简化为最简“与或与或”式。式。ABCD000111100001111011111111111这样圈这样圈可以吗可以吗？no解解：end21.7 组合逻辑电路的分析及综合组合逻辑电路的分析及综合21.7.1 组合逻辑电路的分析组合逻辑电路的分析分析组合逻辑电路的步骤分

36、析组合逻辑电路的步骤：逻辑图逻辑图逻辑式逻辑式运用逻辑运用逻辑代数化简代数化简真值表真值表分析分析功能功能分析要求：分析要求：已知已知电路结构电路结构（输入输出逻辑关系）（输入输出逻辑关系）（逻辑图）（逻辑图）求求电路的功能电路的功能例：例：分析下面的逻辑图分析下面的逻辑图&BAYY2Y1XG1G2G3G4输入输入输出输出 YA B000110110110逻辑状态表逻辑状态表逻辑功能逻辑功能：当输入端：当输入端A和和B不是同为不是同为1或或0时，输出为时，输出为1；否则，输出为否则，输出为0。异或门异或门21.7.2 组合逻辑电路的综合组合逻辑电路的综合组合电路的组合电路的综合（或称为设计）的

37、工作综合（或称为设计）的工作是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。综合组合电路的步骤：综合组合电路的步骤：逻辑逻辑要求要求逻辑逻辑状态表状态表逻辑式逻辑式运用逻辑运用逻辑代数化简代数化简逻辑图逻辑图例：例：旅客列车分特快、直快和普快，并依此为优先旅客列车分特快、直快和普快，并依此为优先通行次序。某站在同一时间只能有一趟列车从车站通行次序。某站在同一时间只能有一趟列车从车站开出，即只能给出一个开车信号，试画出满足上述开出，即只能给出一个开车信号，试画出满足上述要求的逻辑电路。要求的逻辑电路。“1”表示开出表示开出“0”

38、表示不能开出表示不能开出设设A、B、C 分别代表特快、直快、普快分别代表特快、直快、普快 开车信号分别为开车信号分别为YA、YB、YC“1”表示进站表示进站“0”表示未进站表示未进站解：解：由题中给出的逻辑要求，列逻辑状态表由题中给出的逻辑要求，列逻辑状态表0100000000110000YC00001111010101010011001100001111YBYACBA对已写出的函数式化简对已写出的函数式化简11&例例：设计一个监视交通信号灯工作状态的逻辑电路。：设计一个监视交通信号灯工作状态的逻辑电路。电路由电路由红、黄、绿三盏灯组成。正常工作时，任何时刻必红、黄、绿三盏灯组成。正常工作时，

39、任何时刻必有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用要求发出故障信号。（要求用“与非与非”门实现）门实现）解：解：逻辑抽象逻辑抽象（分别表示红、黄、绿三盏灯）（分别表示红、黄、绿三盏灯）输入变量：输入变量：A、B、C“1”：灯：灯亮亮“0”：灯不：灯不亮亮输出变量：输出变量：F（表示报警与否（表示报警与否）“1”：报：报警警“0”：不报：不报警警列真值表列真值表A B CF00010010010001111000101111011111假设假设假设假设写出逻辑函数式写出逻辑函数式ABC010001111

40、01 11 11 11 11 1逻辑图逻辑图&end21.8.2半加器半加器“半加半加”就是求本位和，不考虑低位进来的进位数。就是求本位和，不考虑低位进来的进位数。半加和半加和进位进位21.8 加法器加法器半加器逻辑状态表半加器逻辑状态表 A B C S0011010100010110逻辑式逻辑式半加器符号半加器符号&1逻辑图逻辑图21.8.3 全加器全加器在多位数相加时，两个待加数在多位数相加时，两个待加数和和还要还要考虑来自低位的进位数考虑来自低位的进位数，由此得出本位和数，由此得出本位和数（全加和数）（全加和数）和进位数和进位数011010010001011101010101001100

41、1100001111全加器逻辑状态表全加器逻辑状态表半加和：半加和：所以：所以：根据逻辑状态表，写出逻辑函数式根据逻辑状态表，写出逻辑函数式逻辑图逻辑图 1逻辑符号逻辑符号end21.10 译码器和数字显示译码器和数字显示21.10.1 二进制译码器二进制译码器译码是将二进制代码按其编码时的意愿译码是将二进制代码按其编码时的意愿译成对应的信号或十进制数码。译成对应的信号或十进制数码。如：如：三位二进制代码三位二进制代码八个对应信号八个对应信号（1）列出译码器的状态表）列出译码器的状态表输出是一组高、低电平信号。输出是一组高、低电平信号。二进制译码器二进制译码器输入是一组二进制代码，输入是一组二

42、进制代码，0111111110111111110111111110111111110111111110111111110111111110000001010011100101110111A B C输输出出输入输入三位二进制译码器的状态表三位二进制译码器的状态表（2）由状态表写出逻辑式）由状态表写出逻辑式（3）由逻辑式画出逻辑图）由逻辑式画出逻辑图最小项最小项发生器发生器10111111110三位二进制译码器逻辑图三位二进制译码器逻辑图3 3线线8 8线译码器线译码器常用的常用的3 3线线8 8线线译码器是译码器是CT74LS138CT74LS138为扩大使用功能，为扩大使用功能，CT74LS1

43、38除了三个输入端外，除了三个输入端外，增加了使能端增加了使能端S1、S2、S3。当当S11且且S2S30时译码器进行译码工作，时译码器进行译码工作，不满足此条件，输出端输出高电平。不满足此条件，输出端输出高电平。解：解：74LS138“1”“0”&例例：用：用74LS13874LS138实现函数实现函数21.10.2 二十进制显示译码器二十进制显示译码器为直观地显示出数字系统的运行状态及工作数据，为直观地显示出数字系统的运行状态及工作数据，需要用到需要用到数码显示器件数码显示器件（数码管）（数码管）数数码码显显示示器器件件半导体数码管半导体数码管荧光数码管荧光数码管辉光数码管辉光数码管液晶显

44、示器液晶显示器1.半导体数码管半导体数码管(LED数码管数码管)内部是一个内部是一个结结外加电压外加电压g2.七段显示译码器七段显示译码器功能：功能：把把8421二十进制代码译成对应于数码管的十二十进制代码译成对应于数码管的十个字段信号，驱动数码管，显示出相应的十进制数码个字段信号，驱动数码管，显示出相应的十进制数码常用的器件为常用的器件为CT74LS247CT74LS247七段译码器和数码管的联接图七段译码器和数码管的联接图end21.11 数据分配器和数据选择器数据分配器和数据选择器21.11.1数据分配器数据分配器功能：功能：将一个输入数据分时分送到多个输出端将一个输入数据分时分送到多个

45、输出端输出，也就是一路输入，多路输出。输出，也就是一路输入，多路输出。S0Y3Y1Y2Y4Y5Y6Y7Y4路路输输出出分分配配器器逻逻辑辑图图数数据据输输入入端端控制端控制端输出端输出端逻辑式逻辑式4 4路输出分配器功能表路输出分配器功能表控控制制输输出出 A1A0Y3Y2Y1Y000011011000D00D00D00D00021.11.221.11.2 数据选择器数据选择器功能：功能：从多个输入数据中选择一个作为输出。从多个输入数据中选择一个作为输出。数据选择器的选择功能数据选择器的选择功能输输入入端端输输出出端端CT74LS153数据选择器逻辑图数据选择器逻辑图选择端选择端数据数据输入端输入端选通端选通端输出端输出端逻辑式逻辑式:逻辑式逻辑式选择器的功能表选择器的功能表0D0 D1 D2 D310000XX00011010 Y A1 A0 输输出出选选通通选选择择例：例：用八选一数据选择器用八选一数据选择器74LS15174LS151实现函数实现函数解：解：74LS15174LS151逻辑符号如图所示逻辑符号如图所示74LS151其输出为：其输出为：令令则：则：74LS151end