微机系统导论.pptx

《微机系统导论.pptx》由会员分享，可在线阅读，更多相关《微机系统导论.pptx（80页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第1页/共80页晶体管分立元件电路第2页/共80页Intel第一个微处理器4004微处理器的应用第3页/共80页分类和组成形式多样，种类繁多从用途划分通用，专用包括：运算器、控制器、输入设备、输出设备、总线第4页/共80页学习内容和方法集成电路（芯片）使用方法的学习，包括微处理器及外围芯片。（8086/8088）这些芯片组成微机的原理汇编编程方法（8086/8088）接口的多样性需要一些数字电路、计算机原理的基础知识不适合自学，课前看一遍内容，实验，作业第5页/共80页参考书参考书有很多，各种“微型计算机原理与接口技术”的书1、BarryB.Brey,“TheIntelMicroprocess

2、ors8086/8088PentiumProcessorsArchitecture，ProgramingandInterfacing”（有中译本）2、戴梅萼、史家权，微型计算机技术与应用从16位到32位清华大学出版社3、The8086FamillyUsersManual4、TomShanleyetc.“PentiumProcessorSystemArchitecture”5、新编16/32教学指导与习题祥解第6页/共80页 本章首先从总体上说明微机系统组成的基本概念，并对硬件系统和软件系统两大部分的具体组成予以简要介绍；然后,重点讨论典型的单总线微机硬件系统构，微处理器组织及各部分的作用，存储

3、器组织及其读写操作过程；在此基础上，将微处理器和存储器结合起来组成一个最简单的微机模型，通过具体例子说明微机的运行机理与工作过程；最后给出评价微机系统性能的主要性能指标。第7页/共80页微机系统导论1.1 1.1 1.1 1.1 微机系统组成微机系统组成微机系统组成微机系统组成1.2 1.2 1.2 1.2 微机硬件系统结构微机硬件系统结构微机硬件系统结构微机硬件系统结构1.31.31.31.3 微处理器组成微处理器组成微处理器组成微处理器组成1.41.41.41.4 存储器概述存储器概述存储器概述存储器概述1.51.51.51.5 微机工作过程微机工作过程微机工作过程微机工作过程1.61.6

4、1.61.6 微机系统的主要性能指标微机系统的主要性能指标微机系统的主要性能指标微机系统的主要性能指标第8页/共80页1.1 1.1 微机系统组成微机系统组成一、几个基本定义一、几个基本定义(一一)微处理器微处理器 微处理器简称微处理器简称PP或或MP(Microprocessor)MP(Microprocessor)是指由一片或几片大规模集成电路组是指由一片或几片大规模集成电路组成的具有运算器和控制器功能的中央处理器部件，又称为微处理机。它本身并成的具有运算器和控制器功能的中央处理器部件，又称为微处理机。它本身并不等于微型计算机，而只是其中央处理器。有时为区别大、中、小型中央处理不等于微型计

5、算机，而只是其中央处理器。有时为区别大、中、小型中央处理器器CPU(Central Processing Unit)CPU(Central Processing Unit)与微处理器，而称后者为与微处理器，而称后者为MPU(Microprocessing Unit)MPU(Microprocessing Unit)。通常在微型计算机中直接用通常在微型计算机中直接用CPUCPU表示微处理器。表示微处理器。第9页/共80页(二)微型计算机 微型计算机简称C或MC，是指以微处理器为核心，配上存储器、输入输出接口电路及系统总线所组成的计算机(又称主机或微电脑)。当把微处理器、存储器和输入输出接口电路统

6、一组装在一块或多块电路板上或集成在单片芯片上，则分别称之为单板机、多板机或单片微型计算机。(Microcomputer)Microcomputer)第10页/共80页(三)微型计算机系统 微型计算机系统 (Microcomputer system)简称CS或MCS，是指以微型 计算机为中心,以相应的外围 设备、电源和辅助电路(统称 硬件)以及指挥微型计算机工 作的系统软件所构成的系统。第11页/共80页二、微型计算机系统的组成 微型计算机系统由硬件和软件两个主要部分组成。(一一一一)硬件硬件硬件硬件微处理器，存储器微处理器，存储器微处理器，存储器微处理器，存储器 (主存或内存主存或内存主存或内

7、存主存或内存)，输入输出输入输出输入输出输入输出(I I I IO)O)O)O)第12页/共80页 目前，最流行的实际微机硬件系统一般都是由主机板（包括CPU、CPU外围芯片组、主存储器RAM、BIOS芯片与总线插槽）、外设接口卡(如显卡、声卡、网卡)、外部设备（如硬盘、光驱、显示器、打印机、键盘、调制解调器与鼠标）以及电源等部件所组成。第13页/共80页(二)软件 计算机软件通常分为两大类：系统软件和用户软件。第14页/共80页 操作系统是一套复杂的系统程序,用于提供 人机接口和管理、调度计算机的所有硬件与软件 资源。它所包含的系统程序的具体分类尚不完全 统一。其中，最为重要的核心部分是常驻

8、监控程序。计算机开机后，常驻监控程序始终存放在内 存中，它通过接收用户命令，并启动操作系统执 行相应的操作。第15页/共80页 操作系统包括IO驱动程序和文件管理程序。前者用于执行IO操作;后者用于管理存放在外存(或海量存储器)中的大量数据集合。当用户程序或其他系统程序需要使用IO设备时,通常并不是由该程序执行操作,而是由操作系统利用IO驱动程序来执行任务。文件管理程序与IO驱动程序配合使用，用于文件的存取、复制和其他处理。此外，系统软件还可以包括各种高级语言翻译程序、汇编程序、文本编辑程序以及辅助编写其他程序的程序。第16页/共80页 应当指出，硬件系统和软件系统是相辅相成的，共同构成微型计

9、算机系统，缺一不可。现代的计算机硬件系统和软件系统之间的分界线并不明显，总的趋势是两者统一融合，在发展上互相促进。人是通过软件系统与硬件系统发生关系的。通常，由人使用程序设计语言编制应用程序，在系统软件的干预下使用硬件系统。第17页/共80页1.2 微机硬件系统结构 微机硬件系统结构是指按照总体布局的设计要求将各部件构成某个系统的连接方式。一种典型的微机硬件系统结构如图1.4所示。图中,用系统总线将各个部件连接起来。第18页/共80页系统总线是用来传送信息的公共导线,它们可以是带状的扁平电缆线，也可以是印刷电路板上的一层极薄的金属连线。所有的信息都通过总线传送。通常，根据所传送信息的内容与作用

10、不同.可将系统总线分为3类：数据总线DB(DataBus)，地址总线AB(AddressBus)，控制总线CB(ControlBus)。系统中各部件均挂在总线上，所以,有时也将这种系统结构称为面向系统的总线结构。第19页/共80页目前采用的总线结构可分为单总线、双总线和双重总线 单总线结构 系统存储器M和I/O 接口均使用同一组信息通，因此，CPU对M的读/写和对I/O接口的输入 /输出操作只能分时进行。双总线结构 M和I/O接口各具有一组连通CPU的总线，CPU可以分别在两组总线上同时与M和I/O交换信息,因而拓宽了总线带宽,提高了总线的数据传输效率。第20页/共80页 双重总线结构 有局部

11、总线与全局总线。CPU通过局部总线访问局部M和局部I/O时,工作方式与单总线相同。当系统中某微处理器需要对全局M和全局I/O 访问时，则必须由总线控制逻辑统一安排才能进行,这时该微处理器就是系统的主控设备。这样，整个系统便可在双重总线上实现并行操作,从而提高了系统数据处理和数据传输的效率。第21页/共80页1.3 1.3 微处理器组成微处理器由运算器、控制器和内部寄存器阵列3部分组成。第22页/共80页一、运算器 运算器又称为算术逻辑单元ALU(Arithmetic Logic Unit),用来进行算术或逻辑运算以及位移循环等操作。参加运算的两个操作数，累加器A(Accumulator)和内部

12、数据总线,可以是数据寄存器DR(Data Register)中的内容，也可以是寄存器阵列RA中某个寄存器的内容。运算结果送回累加器A暂存。第23页/共80页二、控制器(一)指令寄存器IR(Instruction Register)存放从存储器取出的将要执行的指令。(二)指令译码器ID(Instruction Decoder)对指令寄存器IR中的指令进行译码，确定该指令应执 行什么操作。(三)可编程逻辑阵列PLA(Programmable Logic Array)产生取指令和执行指令所需的各种微操作控制信号。第24页/共80页三、内部寄存器 通常，内部寄存器包括若干个功能不同的寄存器或寄存器组。

13、(一)累加器A 累加器是用得最频繁的一个寄存器。在进行算术逻辑运算时，它具有双重功能：运算前，用来保存一个操作；运算后，用来保存结果。第25页/共80页(二)数据寄存器DR 数据寄存器DR用来暂存数据或指令。从存储器读出时，若读出的是指令，经DR 暂存的指令通过内部数据总线送到指令寄存器IR;若读出的是数据,则通过内部数据总线送到有关的寄存器或运算器。向存储器写入数据时,数据是经数据寄存器DR，再经数据总线DB写入存储器的。第26页/共80页(三)程序计数器PC(Program Counter)程序计数器PC中存放着正待取出的指令的地址。根据PC中的指令地址，准备从存储器中取出将要执行的指令。

14、通常,程序按顺序逐条执行。任何时刻,PC 都指示微处理器要取的下一个字节或下一条指令(对单字节指令而言)所在的地址。因此,PC具有自动加1的功能。第27页/共80页(四)地址寄存器AR(Address Register)地址寄存器AR用来存放正要取出的指令的地址或操作数的地址。在取指令时，将PC中存放的指令地址送到AR，根据此地址从存储器中取出指令。在取操作数时，将操作数地址通过内部数据总线送到AR，再根据此地址从存储器中取出操作数；在向存储器存入数据时，也要先将待写入数据的地址送到AR，再根据此地址向存储器写入数据。第28页/共80页(五)标志寄存器F(Flag Register)标志寄存器

15、F用来寄存执行指令时所产生的结果或状态的标志信号。关于标志位的具体设置与功能将视微处理器的型号而异。根据检测有关的标志位是0或1,可以按不同条件决定程序的流向。第29页/共80页1.4 1.4 存储器概述一、基本概念 存储器是微机的存储和记忆部件，用来存放程序和数据（包括原始数据、中间结果与最终结果）。在计算机内部，程序和数据都是用0、1二进制代码的形式来表示的。每一个0或1就叫做1位信息。第30页/共80页 在计算机中，一般将位二进制代码作为一个字节（Byte）,再用2个字节组成一个字（Word）来标识16位数据的长度。字长:表示计算机数据总线上一次能处理的信息的位数即位长，并由此而定义是多

16、少位的计算机,如1位机，4位机、8位机、16位机、32位机等。第31页/共80页二、存储器组成 现假定存储器由256个单元组成，每个单元存储8位二进制信息,即字长为8位，其结构简图如图所示。这种规格的存储器，通常称为2568位的读写存储器。第32页/共80页 随机存取存储器由存储体、地址译码器和控制电路组成。一个由8根地址线连接的存储体共有256个存储单元，其编号从00H(十六进制表示)到FFH，即从00000000到11111111。地址译码器接收从地址总线AB送来的地址码，经译码器译码选中相应的某个存储单元，以便从中读出（取出）信息或写入（存入）信息。控制电路用来控制存储器的读写操作过程。

17、第33页/共80页三、读写操作过程从存储器读出信息:假定CPU 要读出存储器04H单元的内容10010111 (1)CPU的地址寄存器AR先给出地址04H并将它放到地址总 线上,经地址译码器译码选中04H单元;第34页/共80页(2)CPU发出“读”控制信号给存储器,指示它准备 把被寻址的04H单元中的内容97H放到数据总 线上;(3)在读控制信号的作用下,存储器将04H单元中 的内容97H放到数据总线上,经它送至数据寄 存器DR,然后由CPU取走该内容作为所需要的 信息使用。第35页/共80页向存储器写入信息:假定CPU要把数据寄存器DR中的内容00100110即26H写入存储器08H单元,

18、则：(1)CPU的地址寄存器 AR先把地址08H放到地 址总线上,经地址译码 器选中08H单元；第36页/共80页(2)CPU把数据寄存器中的内容26H放到 数据总线上;(3)CPU向存储器发送“写”控制信号,在 该信号的控制下,将内容26H写入被 寻址的08H单元。第37页/共80页1.5 1.5 微机工作过程 微机的工作过程就是执行程序的过程，而程序由指令序列组成,因此,执行程序的过程，就是执行指令序列的过程,即逐条地执行指令;由于执行每一条指令，都包括取指令与执行指令两个基本阶段,所以,微机的工作过程，也就是不断地取指令和执行指令的过程。第38页/共80页 假定程序已由输入设备存放到内存

19、中。当计算机从停机状态进入运行假定程序已由输入设备存放到内存中。当计算机从停机状态进入运行假定程序已由输入设备存放到内存中。当计算机从停机状态进入运行假定程序已由输入设备存放到内存中。当计算机从停机状态进入运行状态时状态时状态时状态时,首先把第首先把第首先把第首先把第1 1 1 1条指令所在的地址赋给程序计数器条指令所在的地址赋给程序计数器条指令所在的地址赋给程序计数器条指令所在的地址赋给程序计数器PCPCPCPC，然后机器进入取然后机器进入取然后机器进入取然后机器进入取指阶段。指阶段。指阶段。指阶段。第39页/共80页 在取指阶段,CPU从内存中读出的内容必为指令,于是,数据寄存器DR便把它

20、送至指令寄存器IR;然后由指令译码器译码，控制器就发出相应的控制信号,CPU便知道该条指令要执行什么操作。在取指阶段结束后，机器就进入执指阶段,这时,CPU执行指令所规定的具体操作。当一条指令执行完毕以后,就转入了下一条指令的取指阶段。这样周而复始地循环一直进行到程序中遇到暂停指令时方才结束。第40页/共80页 取指阶段都是由一系列相同的操作组成的,所以,取指阶段的时间总是相同的，它称为公操作。而执指阶段将由不同的事件顺序组成,它取决于被执行指令的类型，因此,执指阶段的时间从一条指令到下一条指令变化相当大。应当指出的是，指令通常包括操作码(Operation Code)和操作数(Operand

21、)两大部分。操作码表示计算机执行什么具体操作,而操作数表示参加操作的数的本身或操作数所在的地址,也称之为地址码。在8位机中,由于1个存储单元只能存放1个字节,而指令根据其所含内容不同而有单字节、双字节、3字节乃至最多4字节之分,因此在执行1条指令时,就可能要处理14个不等字节数目的代码信息，包括操作码、操作数或操作数的地址。第41页/共80页例子 计算3+2=？在编写程序之前,必须首先查阅所使用的微处理器的指令表(或指令系统),它是某种微处理器所能执行的全部操作命令汇总.不同系列的微处理器各自具有不同的指令表。人们给每条指令规定了一个缩写词,或称作助记符。机器码用二进制和十六进制两种形式表示，

22、计算机和程序员用它来表示指令。第42页/共80页 根据指令表提供的指令，用助记符形式和十进制数表示的加法运算的程序可表达为:MOV A,3 ADD A,2 HLT 模型机并不认识助记符和十进制数，只认识用二进制数表示的操作码和操作数。因此，必须按二进制数的形式来写程序，即用对应的操作码代替每个助记符，用相应的二进制数代替每个十进制数。MOV A,3 变成 1011 0000；操作码(MOV A,n)0000 0011；操作数(3)ADD A,2 变成 0000 0100;操作码(ADD A,n)0000 0010;操作数(2)HLT 变成 1111 0100；操作码(HLT)第43页/共80页

23、 整个程序是3条指令5个字节。由于微处理器和存储器均用8位字或1个字节存放与处理信息，因此，当把这段程序存入存储器时,共需要占5个存储单元。假设我们把它存放在存储器的最前面5个单元里，则该程序将占有从00H至04H这5个单元。第44页/共80页当程序存入存储器以后,微机内部执行程序的具体操作过程。开始执行程序时,必须先给程序计数器PC赋以第1 条指令的首地址00H,然后就进入第1条指令的取指阶段。操作过程:第45页/共80页 把PC的内容00H送到地址寄存器AR。一旦PC的内容可靠地送入AR后，PC自动加1，即由00H 变为01H。注意，此时AR的内容并没有变化。把地址寄存器AR的内容00H放

24、在地址总线上，并送至存 储器，经地址译码器译码，选中相应的00H单元。CPU发出读命令。在读命令控制下，把所选中的00H单元中的内容即第1 条指令的操作码B0H 读到数据总线DB上。第46页/共80页把读出的内容B0H经数据总线送到数据寄存器DR。取指阶段的最后一步是指令译码。因为取出的是指令的操作码，故数据寄存器DR把它送到指令寄存器IR,然后再送到指令译码器ID，经过译码，CPU“识别”出这个操作码B0H就是MOV A，n指令，于是，它“通知”控制器发出执行这条指令的各种控制命令。这就完成了第1条指令的取指阶段。然后转入执行第1条指令的阶段。第47页/共80页 经过对操作码B0H译码后，C

25、PU 就“知道”这是一条把下一单元中的操作数取入累加器A的双字节指令MOV A，n，所以,执行第1条指令就必须把指令第2字节中的操作数03H取出来。取指令第2字节的过程如图所示。第48页/共80页把PC的内容01H送到地址寄存器AR。当PC的内容可靠地送到AR后，PC自动加1，变为02H。但这时AR中的内容01H并未变化。地址寄存器通过地址总线把地址01H送到存储器的地址译码器，经过译码选中相应的01H单元。CPU发出读命令。第49页/共80页在读命令控制下，将选中的01H单元的内容03H读到数据总线DB上。通过DB把读出的内容送到数据寄存器DR。因CPU根据该条指令具有的字节数已知这时读出的

26、是操作数，且指令要求把它送到累加器A,故由数据寄存器DR取出的内容就通过内部数据总线送到累加器A。于是第1次执指阶段完毕,操作数03H被取入累加器A中;并进入第2条指令的取指阶段。第50页/共80页 取第2条指令的过程如图1.13所示.它与取第1条指令的过程相同.第51页/共80页执行第2条指令，必须取出指令的第2字节。取第2字节及执行指令的过程如图1.14所示。第52页/共80页 把PC的内容03H送到地址寄存器AR。当把PC的内容可靠地送到AR后，PC自动加1。AR通过地址总线把地址号03H送到地址译码器，经过译 码，选中相应的03H单元。CPU发出读命令。在读命令控制下，把选中的03H单

27、元中的内容即数02H读 至数据总线上。数据通过数据总线送到数据寄存器DR。第53页/共80页 因在对指令译码时,CPU已知读出的数据02H为操作数，且要将它与已暂存于A中的内容03H相加，故数据由DR通 过内部数据总线送至ALU的另一输入端I2。A中的内容送ALU的输入端I1，且执行加法操作。把相加的结果05H由ALU的输出端O又送到累加器A中。至此,第2条指令的执行阶段结束,A中存入和数5H,而将原有内容03H冲掉。接着，就转入第3条指令的取指阶段。第54页/共80页 程序中的最后一条指令是HLT。可用类似上面的取指过程把它取出。当把HLT指令的操作码F4H取入数据寄存器DR后,因是取指阶段

28、,故CPU将操作码F4H送指令寄存器IR,再送指令译码器ID;经译码，CPU“已知”是暂停指令，于是,控制器停止产生各种控制命令，使计算机停止全部操作。这时,程序已完成3+2的运算，并且和数5已放在累加器中。第55页/共80页1.6 1.6 微机系统的主要性能指标 一个实际的微机系统,它所包括的硬件和软件数量各不相同，究竟应包括多少，要根据应用场合对系统功能方面的要求来配置。对一般用户来说，最关心的是能为自己配置一套物超所值的实用微机系统。通常的经典配置应包括主板+CPU、硬盘、显示器、显示卡、声卡与光驱等多媒体套件、内存以及机箱等主要选项。微机系统的性能则由它的主板与CPU、外设配置、总线结

29、构以及软件配置等多种因素所决定，因此，应当用各项性能指标进行综合评价,其中,微处理器性能是一个主要的因素。第56页/共80页一、主板的结构与性能一、主板的结构与性能 主板主板主板主板(Mother Board)Mother Board)Mother Board)Mother Board)又称为母板、主又称为母板、主又称为母板、主又称为母板、主机板、系统板等，它是微机硬件系统中最机板、系统板等，它是微机硬件系统中最机板、系统板等，它是微机硬件系统中最机板、系统板等，它是微机硬件系统中最重要的部件，其结构与性能如何将直接影重要的部件，其结构与性能如何将直接影重要的部件，其结构与性能如何将直接影重要

30、的部件，其结构与性能如何将直接影响到微机各个部件之间的相互配合及其整响到微机各个部件之间的相互配合及其整响到微机各个部件之间的相互配合及其整响到微机各个部件之间的相互配合及其整体性能。在主板上，集中了微机的主要部体性能。在主板上，集中了微机的主要部体性能。在主板上，集中了微机的主要部体性能。在主板上，集中了微机的主要部件和接口电路，如件和接口电路，如件和接口电路，如件和接口电路，如CPUCPUCPUCPU、内存条和高速缓存内存条和高速缓存内存条和高速缓存内存条和高速缓存(Cache)Cache)Cache)Cache)芯片、系统芯片组等都直接安装在芯片、系统芯片组等都直接安装在芯片、系统芯片组

31、等都直接安装在芯片、系统芯片组等都直接安装在主板上，硬盘、软驱和光驱都通过数据线主板上，硬盘、软驱和光驱都通过数据线主板上，硬盘、软驱和光驱都通过数据线主板上，硬盘、软驱和光驱都通过数据线与主板相连，鼠标、键盘和各种扩充卡等与主板相连，鼠标、键盘和各种扩充卡等与主板相连，鼠标、键盘和各种扩充卡等与主板相连，鼠标、键盘和各种扩充卡等也都通过外设接口或扩充槽安装或接插在也都通过外设接口或扩充槽安装或接插在也都通过外设接口或扩充槽安装或接插在也都通过外设接口或扩充槽安装或接插在主板上。主板上。主板上。主板上。结构主要有结构主要有结构主要有结构主要有ATAT主板主板和和和和 ATXATX主板主板两种基

32、本类型两种基本类型两种基本类型两种基本类型,最新最新最新最新结构的主板为结构的主板为结构的主板为结构的主板为NLXNLX。第57页/共80页主板的主要性能指标主板的主要性能指标主板的主要性能指标主板的主要性能指标主板的主要性能指标有以下几项：主板的主要性能指标有以下几项：主板的主要性能指标有以下几项：主板的主要性能指标有以下几项：(1)(1)(1)(1)微处理器支持的能力，包括微处理器支持的能力，包括微处理器支持的能力，包括微处理器支持的能力，包括CPUCPUCPUCPU插槽类型、插槽类型、插槽类型、插槽类型、CPUCPUCPUCPU种类、种类、种类、种类、外频范围、电压范围；外频范围、电压范

33、围；外频范围、电压范围；外频范围、电压范围；(2)(2)(2)(2)系统芯片组的类型；系统芯片组的类型；系统芯片组的类型；系统芯片组的类型；(3)(3)(3)(3)是否集成显卡、声卡、调制解调器是否集成显卡、声卡、调制解调器是否集成显卡、声卡、调制解调器是否集成显卡、声卡、调制解调器(Modem)Modem)Modem)Modem)、网卡；网卡；网卡；网卡；(4)(4)(4)(4)支持内存和高速缓存支持内存和高速缓存支持内存和高速缓存支持内存和高速缓存(Cache)Cache)Cache)Cache)的类型与容量；的类型与容量；的类型与容量；的类型与容量；(5)(5)(5)(5)系统系统系统系

34、统BIOSBIOSBIOSBIOS的版本、功能，是否支持即插即用；的版本、功能，是否支持即插即用；的版本、功能，是否支持即插即用；的版本、功能，是否支持即插即用；(6)(6)(6)(6)扩充插槽及扩充插槽及扩充插槽及扩充插槽及I/OI/OI/OI/O接口的数量、类型；接口的数量、类型；接口的数量、类型；接口的数量、类型；(7)(7)(7)(7)主板的电压输出范围。主板的电压输出范围。主板的电压输出范围。主板的电压输出范围。第58页/共80页二、微处理器的性能指标 微处理器是微机系统的核心部件，它的性能如何直接影响到整个系统的性能。1.字长 字长是最重要的指标之一。所谓字长就是CPU内部一次能同

35、时处理的数据的位数。字长标志着计算精度，字长越长，它能表示的数值范围越大，计算出的结果有效数的位数就越多，精度也就越高。2.内存容量 通常，内存容量是以字节为单位计算的微机可寻址的内存容量变化范围较大。3.指令系统 微机的核心部件微处理器都有各自的指令系统，一般来说，指令的条数愈多，其功能就愈强。第59页/共80页4运算速度 运算速度是微机性能的综合表现，它是指微处理器执行指令的速率。计算速度的问题，目前有3种方法：一是根据不同类型指令在计算过程中出现的频繁程度，乘上不同的系数，求得统计平均值，这时所指的是平均速度；二是以执行时间最短的指令的标准来计算速度；三是直接给出每条指令的实际执行时间和

36、机器的主频。5iCOMP iCOMP(Intel Comparable Microprocessor Performance)是衡量Intel系列微处理器性能的综合指数。第60页/共80页6SPECmark SPECmark是SPECint(系统性能整数数值计算法)与SPECfp(系统性能浮点数值计算法)的合称。第61页/共80页三、硬盘的性能指标 容量、速度和安全性目前硬盘的速度有3600/4500/7200/10000RPM(转/分)等几种，硬盘的缓存一般都已开始配备2MB或以上的大容量缓存.安全性主要涉及到提高抗外界震动或抗瞬间冲击以及数据传输纠错两个性能。四、允许配置的外设数量 允许挂

37、接的外设数量越多，微机的功能越强。五、总线的性能指标 总线结构是微机性能的重要指标之一。由于CPU是通过总线实现读取指令，并实现与内存、外设之间的数据传输，因此，在CPU、内存与外设确定的情况下,总线速度成为制约计算机整体性能的关键第62页/共80页总线的主要性能指标包括：1 总线的带宽 总线的带宽是指单位时间内总线上可传输的数据量，以MB/s为单位。2 总线的位宽 总线的位宽是指总线能同时传输的数据位数，如通常所说的16位、32位、64位等总线宽度。在工业频率一定的条件下，总线的带宽与总线的位宽成正比。3 总线的工作频率 总线的工作频率也称为总线的时钟频率，以MHz为单位。它是指用于协调总线

38、上的各种操作的时钟频率。工作频率越高则总线带宽越宽。三者的关系示如下：总线带宽=(总线位宽/8)x总线工作频率(MB/s)第63页/共80页微型计算机的发展概况Intel系列微处理器第64页/共80页Intel 系列微处理器第65页/共80页uu1974年第一个通用8位微处理器8080诞生。uu8085将8080的三片结构集成为一片，并优化。uu8085与其它器件接口方便且中断系统功能完善等特点，在很长时间内被广泛地应用在计算机控制系统当中。uu8080和8085奠定了80 x86系列的雏形。Intel 80808085第66页/共80页uu19781978年，年，80 x8680 x86第一

39、代第一代1616位微处理器。位微处理器。uu第一次将流水线思想引进微处理器：指令级流水。第一次将流水线思想引进微处理器：指令级流水。uu存储器分段管理机制引入处理器，扩大寻址能力。存储器分段管理机制引入处理器，扩大寻址能力。uu只有整数运算指令。可配套协处理器只有整数运算指令。可配套协处理器80878087、I/OI/O处处理器理器80898089，具备较强大计算能力和，具备较强大计算能力和I/OI/O处理能力。处理能力。uu推出推出80888088，8 8位外部数据总线，兼容位外部数据总线，兼容丰富的丰富的8 8位配套位配套器件，器件，80888088内部与内部与80868086结构基本相同

40、。结构基本相同。uu基于基于80888088微处理器的微处理器的IBMPC-XTIBMPC-XT以及兼容系统。以及兼容系统。Intel 8086第67页/共80页uu1982年，80286诞生，16位处理器，80286在性能上比8086有了很大的提高。uu80286将存储器的保护管理模式引入CPU的体系结构，从80286开始，处理器支持实地址模式和虚拟保护模式。uu基于80286的IBM个人计算机即IBM PC/AT。Intel 80286第68页/共80页uu8585年，是第一个年，是第一个3232位微处理器，内部寄存器均为位微处理器，内部寄存器均为3232位，位，3232根地址线，最大地址

41、空间为根地址线，最大地址空间为4G4G字节。字节。uu在处理器内部，在处理器内部，8038680386增加了系统管理等专用寄存增加了系统管理等专用寄存器，集成了规范的存储管理部件，并按照速度的不器，集成了规范的存储管理部件，并按照速度的不同，采用了分级的总线结构。同，采用了分级的总线结构。uu8038680386也是第一个支持片外也是第一个支持片外CacheCache的的CPUCPU。因此，基。因此，基于于386386的微计算机系统，总体性能上有了很大提高。的微计算机系统，总体性能上有了很大提高。Intel 80386第69页/共80页uu8048680486将将8M8M字节的字节的Cache

42、Cache集成在处理器芯片内部，极集成在处理器芯片内部，极大的提高存储器访问的速度。大的提高存储器访问的速度。uu486486采用了取指、两级译码、执行和写回五级流水，采用了取指、两级译码、执行和写回五级流水，流水线上多数指令的执行仅需一个时钟就能完成。流水线上多数指令的执行仅需一个时钟就能完成。uu首批首批486486的主频从的主频从386DX386DX的的20MHz20MHz仅提高到了仅提高到了25MHz25MHz，指令的执行速度却提高了指令的执行速度却提高了3 3倍多，从倍多，从386386的的6MIPS6MIPS（每秒百万指令流）提高到（每秒百万指令流）提高到20MIPS20MIPS。

43、uu从从8048680486开始，数值运算协处理器被集成在主处理开始，数值运算协处理器被集成在主处理器内部。器内部。Intel 80486第70页/共80页uu九十年代初的九十年代初的PentiumPentium微处理器：微处理器：3232位，外部数据总位，外部数据总线宽度线宽度6464位。位。uu内部集成了独立的内部集成了独立的8KB8KB代码代码CacheCache和和8KB8KB数据数据CacheCache，避，避免取指和读写操作数时产生的免取指和读写操作数时产生的CacheCache访问冲突。访问冲突。uuPentiumPentium采用了超标量流水线和指令分支预测技术，采用了超标量流

44、水线和指令分支预测技术，集成了高性能的浮点处理单元。多数情况下，超标量集成了高性能的浮点处理单元。多数情况下，超标量流水线每个时钟周期可以执行两条整型指令和一条浮流水线每个时钟周期可以执行两条整型指令和一条浮点处理指令。整数处理能力比点处理指令。整数处理能力比486486提高提高2 2倍，浮点处理倍，浮点处理能力比能力比486486提高提高510510倍。相同频率（倍。相同频率（100MHz100MHz）的）的PentiumPentium比比80486 80486 iCOMPiCOMP指数指数提高提高2 2倍。倍。Intel 80586Pentium第71页/共80页486DX4100Pent

45、ium100第72页/共80页uu继继PentiumPentium之后，第六代微处理器之后，第六代微处理器Pentium ProPentium Pro在在2 2年以后面世。年以后面世。Pentium ProPentium Pro处理器内部同时集成了处理器内部同时集成了16KB16KB的的L1 CacheL1 Cache和和256/512KB256/512KB的的L2 CacheL2 Cache。uu并通过指令乱序执行以及重排序缓冲器进一步提高并通过指令乱序执行以及重排序缓冲器进一步提高指令级的并行性。指令级的并行性。uuPentium ProPentium Pro的首批的首批CPUCPU频率就

46、达到频率就达到200MHz200MHz，性能为，性能为440MIPS440MIPS。Intel 80686Pentium Pro第73页/共80页uu19971997年，年，Pentium IIPentium II处理器诞生，处理器诞生，PIIPII内部内部L1L1级指级指令令CacheCache和数据和数据CacheCache分别增加到分别增加到16MB16MB，内部，内部L2L2级级CacheCache仍为仍为256/512KB256/512KB。uu在超标量流水线结构中增强了在超标量流水线结构中增强了MMXMMX指令的处理能力。指令的处理能力。uu从从PIIPII开始采用了双独立总线结构

47、，一条用于连接开始采用了双独立总线结构，一条用于连接处理器内核和处理器内核和L2 CacheL2 Cache，一条连接系统总线，处理，一条连接系统总线，处理器可以在器可以在2 2条总线上同时传送数据。条总线上同时传送数据。Pentium II第74页/共80页uuPentium IIIPentium III在在PIIPII的基础上进一步提高了性能，它的基础上进一步提高了性能，它的集成度达到的集成度达到820820万晶体管，第一批万晶体管，第一批CPUCPU的主频为的主频为500MHz500MHz，运行速度为，运行速度为1000MIPS1000MIPS。P IIIP III的最高频率的最高频率为

48、为1.40GHz1.40GHz。uuPIIIPIII具有具有256bit256bit宽的宽的CacheCache数据总线，它增加了数据总线，它增加了128128位的位的SIMDSIMD（单指令多数据）寄存器，用于（单指令多数据）寄存器，用于Internet Internet 流式流式 SIMD SIMD 扩展。扩展。P IIIP III还增强了动态执行的微结还增强了动态执行的微结构。构。Pentium III第75页/共80页uuP4P4采用了混合流水线技术和快速执行引擎，增强的采用了混合流水线技术和快速执行引擎，增强的浮点和多媒体单元。浮点和多媒体单元。uuP4P4的的L1L1级级Cache

49、Cache增加了增加了12K12K的执行跟踪的执行跟踪Cache Cache，系统，系统总线达到总线达到400 MHz400 MHz。uuP4P4的主频达到的主频达到2200MHz2200MHz，指令执行速度高达，指令执行速度高达3000MIPS3000MIPS。Pentium 4第76页/共80页Pentium 4 EE(Extreme Expensive）90纳米工艺3.74GHz（3.46）1066MHz前端数据总线支持64位计算集成度1.69亿个晶体管2MBL2Cache“executebitdisable”安全技术第77页/共80页近年来与Intel 竞争的微处理器整数运算：6X86

50、AMDK5Pentium浮点运算：6X86AMDK5AMDK6PentiumMMX，6x86MX0.25um工艺浮点运算：AMDK6PentiumMMX；6x86MX,M很差M技术与P接近1998，AMDK6-2改进体系结构，支持3Dnow!指令，优于MMX，近于P1998，WinchipC6-2支持3Dnow!指令INTEL争夺低价位市场，早期celeron（covington）无L2cache，浮点等于P，二期（Mendocino）加128kbL2内部缓存，性能大大提高INTELPentium P.MMX P PINTELCeleeron CeleronAMDAMD K5AMD K6 AM