VHDL数字频率计设计.ppt

《VHDL数字频率计设计.ppt》由会员分享，可在线阅读，更多相关《VHDL数字频率计设计.ppt（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、VHDL数字频率计设计 Still waters run deep.流静水深流静水深,人静心深人静心深 Where there is life,there is hope。有生命必有希望。有生命必有希望图6.5 8位十进制数字频率计逻辑图 1)测频控制信号发生器设计 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。这就要求TESTCTL的计数使能信号TSTEN能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。当TSTEN高电平时，允许计数；低电平时，停止计数，并保持其所计的数。在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计

2、数值锁存进32位锁存器REG32B中，并由外部的7段译码器译出并稳定显示。锁存信号之后，必须有一清零信号CLR_CNT对计数器进行清零，为下1秒钟的计数操作作准备。测频控制信号发生器的工作时序如图6.6所示。为了产生这个时序图，需首先建立一个由D触发器构成的二分频器，在每次时钟CLK上沿到来时其值翻转。其中控制信号时钟CLK的频率取1 Hz，而信号TSTEN的脉宽恰好为1 s，可以用作闸门信号。此时，根据测频的时序要求，可得出信号LOAD和CLR_CNT的逻辑描述。由图6.6可见，在计数完成后，即计数使能信号TSTEN在1 s的高电平后，利用其反相值的上跳沿产生一个锁存信号LOAD，0.5 s

3、后，CLR_CNT产生一个清零信号上跳沿。高质量的测频控制信号发生器的设计十分重要，设计中要对其进行仔细的实时仿真(TIMING SIMULATION)，防止可能产生的毛刺。图6.6 测频控制信号发生器工作时序 2)寄存器REG32B设计 设置锁存器的好处是，显示的数据稳定，不会由于周期性的清零信号而不断闪烁。若已有32位BCD码存在于此模块的输入口，在信号LOAD的上升沿后即被锁存到寄存器REG32B的内部，并由REG32B的输出端输出，然后由实验板上的7段译码器译成能在数码管上显示输出的相对应的数值。3)十进制计数器CNT10的设计 如图6.5所示，此十进制计数器的特殊之处是，有一时钟使能

4、输入端ENA，用于锁定计数值。当高电平时计数允许，低电平时禁止计数。2.VHDL源程序源程序1)有时钟使能的十进制计数器的源程序CNT10.VHDLIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；-有时钟使能的十进制计数器ENTITY CNT10 ISPORT(CLK：IN STD_LOGIC；-计数时钟信号 CLR：IN STD_LOGIC；-清零信号 END：IN STD_LOGIC；-计数使能信号 CQ：OUT INTEGER RANGE 0 TO 15；-4位计数结果输出 CARRY_OUT：OUT STD_LOGIC)；-计数进位 END CNT10；

5、ARCHITECTURE ART OF CNT10 IS SIGNAL CQI：INTEGER RANGE 0 TO 15；BEGIN PROCESS(CLK，CLR，ENA)BEGIN IF CLR=1 THEN CQI=0；-计数器异步清零 ELSIF CLKEVENT AND CLK=1 THEN IF ENA=1 THEN IF CQI9 THEN CQI=CQI+1；ELSE CQI=0；END IF；-等于9，则计数器清零 END IF；END IF；END PROCESS；PROCESS(CQI)BEGIN IF CQI=9 THEN CARRY_OUT=1；-进位输出 ELSE

6、 CARRY_OUT=0；END IF；END PROCESS；CQ=CQI；END ART；2)32位锁存器的源程序REG32B.VHDLIBRARY IEEE；-32位锁存器USE IEEE.STD_LOGIC_1164.ALL；ENTITY REG32B IS PORT(LOAD：IN STD_LOGIC；DIN：IN STD_LOGIC_VECTOR(31 DOWNTO 0)；DOUT：OUT STD_LOGEC_VECTOR(31 DOWNTO 0)；END REG32B；ARCHITECTURE ART OF REG32B IS BEGINPROCESS(LOAD，DIN)BEGI

7、NIF LOAD EVENT AND LOAD=1 THEN DOUT=DIN；-锁存输入数据 END IF；END PROCESS；END ART；3)测频控制信号发生器的源程序TESTCTL.VHD LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL；-测频控制信号发生器USE IEEE.STD_LOGIC_UNSIGNED.ALLENTITY TESTCTL IS PORT(CLK：IN STD_LOGIC；-1 Hz测频控制时钟 TSTEN：OUT STD_LOGIC；-计数器时钟使能 CLR_CNT：OUT STD_LOGIC；-计数器清零 LOAD：O

8、UT STD_LOGIC)；-输出锁存信号END TESTCTL；ARCHITECTURE ART OF TESTCTL IS SIGNAL Dvi2CLK：STD_LOGIC；BEGINPROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THEN -1 Hz时钟二分频Div2CLK=NOT Div2CLK；END IF；END PROCESS；PROCESS(CLK，Div2CLK)BEGIN IF CLK=0 AND Div2CLK=0 THEN -产生计数器清零信号 CLR_CNT=1；ELSE CLR_CNT=0；END IF；END PROCESS；LOAD

9、=NOT Div2CLK；TSTENCLK，TSTEN=TSTEN，CLR_CNT=CLR_CNT，LOAD=LOAD)；U1：CNT10 PORT MAP(CLK=FSIN，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(3 DOWNTO 0)，CARRY_OUT=CARRY1)；U2：CNT10 PORT MAP(CLK=CARRY1，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(7 DOWNTO 4)，CARRY_OUT=CARRY2)；U3：CNT10 PORT MAP(CLK=CARRY2，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(11 DOWN

10、TO 8)，CARRY_OUT=CARRY3)；U4：CNT10 PORT MAP(CLK=CARRY3，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(15 DOWNTO 12)，CARRY_OUT=CARRY4)；U5：CNT10 PORT MAP(CLK=CARRY4，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(19 DOWNTO 16)，CARRY_OUT=CARRY5)；U6：CNT10 PORT MAP(CLK=CARRY5，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(23 DOWNTO 20)，CARRY_OUT=CARRY6)；U7：CNT

11、10 PORT MAP(CLK=CARRY6，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(27 DOWNTO 24)，CARRY_OUT=CARRY7)；U8：CNT10 PORT MAP(CLK=CARRY7，CLR=CLR_CNT，ENA=TSTEN，CQ=DIN(31 DOWNTO 28)，CARRY_OUT=CARRY8)；U9：REG32B PORT MAP(LOAD=LOAD，DIN=DIN(31 DOWNTO 0)，DOUT=DOUT)；END ART；3.硬件逻辑验证硬件逻辑验证 选择实验电路结构图NO.0，由5.2节的实验电路结构图NO.0和图6.5确定引脚的锁定，测频控制器时钟信号CLK(1 Hz)可接CLOCK1，待测频FSIN可接CLOCK0，8位数码显示输出DOUT31.0接PIO47PIO16。进行硬件验证时方法如下：选择实验模式0，测频控制器时钟信号CLK与CLOCK1信号组中的1 Hz信号相接，待测频FSIN与CLOCK0信号组中的某个信号相接，数码管应显示来自CLOCK0的频率。