最新微机原理课件第五章存储器暗灰PPT课件.ppt

《最新微机原理课件第五章存储器暗灰PPT课件.ppt》由会员分享，可在线阅读，更多相关《最新微机原理课件第五章存储器暗灰PPT课件.ppt（66页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理课件第五章存储器暗灰微机原理课件第五章存储器暗灰第五章第五章 存储器存储器 5-1 存储器分类存储器分类 存储器是计算机的主要组成部分之一，存储器是计算机的主要组成部分之一，是用来存储程序和数据的部件，存储器表征是用来存储程序和数据的部件，存储器表征了计算机的了计算机的记忆记忆功能，存储器的容量越大，功能，存储器的容量越大，计算机的性能也就越好。计算机的性能也就越好。一、按用途分类一、按用途分类 按存储器用途分类，可以分成内部存储按存储器用途分类，可以分成内部存储器和外部存储器。器和外部存储器。1.内部存储器内部存储器内部存储器也称为内部存储器也称为内存内存，是主存储器，用来，是主存储

2、器，用来存放当前正在使用的或经常使用的程序和数存放当前正在使用的或经常使用的程序和数据，据，CPU可以直接对它进行访问。内存的存可以直接对它进行访问。内存的存取速度较快，一般是用半导体存储器件构成。取速度较快，一般是用半导体存储器件构成。内存的容量大小受到地址总线位数的限制，内存的容量大小受到地址总线位数的限制，对对8086系统，系统，20根地址总线，可以寻址内存根地址总线，可以寻址内存空间为空间为1M字节。若是字节。若是80386系统，地址总线系统，地址总线为为32根，可以寻址根，可以寻址4000M字节。字节。在实在实 际使用中，由于内存芯片价格较贵，这际使用中，由于内存芯片价格较贵，这样许

3、多程序和数据要存放在磁盘外存中，使样许多程序和数据要存放在磁盘外存中，使用用 时再调到内存。正是由于内存的快速存取时再调到内存。正是由于内存的快速存取和容量较小的特点，它用来存放系统软件，和容量较小的特点，它用来存放系统软件，如系统引导程序、监控程序或者操作系统中如系统引导程序、监控程序或者操作系统中的的ROM BIOS，以及当前要运行的应用软件。，以及当前要运行的应用软件。控制控制 电路电路输出输出驱动驱动3232=1024存储单元存储单元驱驱动动器器X译译码码器器地地址址反反相相器器I/O电路电路Y译码器译码器地址反相器地址反相器123132 123132 A0A1A2A3A41321 2

4、3132A5 A6 A7 A8A9输入输入读读/写写输出输出CS图图5-2 存储器芯片内部结构框图存储器芯片内部结构框图（1）存储矩阵）存储矩阵 一个基本存储单元存放一位二进制信息，一个基本存储单元存放一位二进制信息，一块存储器芯片中的基本存储单元电路按一块存储器芯片中的基本存储单元电路按字字结构结构或或位结构位结构的方式排列成矩阵。的方式排列成矩阵。按字结构方式排列时，读按字结构方式排列时，读/出一个字节的出一个字节的8位制作在一块芯片上，若选中则位制作在一块芯片上，若选中则8位信息从位信息从一个芯片中同时读出，但芯片封装时引线较一个芯片中同时读出，但芯片封装时引线较多。例如多。例如1K的存

5、储芯片由的存储芯片由1288组成，访问组成，访问它要它要7根地址线和根地址线和8根数据线。根数据线。位结构是位结构是1个芯片内的基本单元作不同个芯片内的基本单元作不同字的同一位，片内按矩阵排列，字的同一位，片内按矩阵排列，8位由位由8块芯块芯片组成。优点是芯片封装时引线较少，例如片组成。优点是芯片封装时引线较少，例如1K存储器芯片由存储器芯片由10241组成，访问它要组成，访问它要10根根地址线和地址线和1根数据线，但使用芯片为根数据线，但使用芯片为8块。封块。封装引线减少，成品合格率就会提高。装引线减少，成品合格率就会提高。（2）地址译码器）地址译码器 CPU读读/写一个存储单元时，先将地址

6、送到写一个存储单元时，先将地址送到地址总线，高位地址经译码后产生片选信号地址总线，高位地址经译码后产生片选信号选中芯片，低位地址送到存储器，由地址译选中芯片，低位地址送到存储器，由地址译码器选中所需要的片内存储单元，最后在读码器选中所需要的片内存储单元，最后在读/写信号控制下将存储单元内容读出或写入。写信号控制下将存储单元内容读出或写入。地址译码器完成存储单元的选择，通常有线地址译码器完成存储单元的选择，通常有线性译码和复合译码两种方式，一般采用复合性译码和复合译码两种方式，一般采用复合译码。如译码。如10241的位结构芯片排列成的位结构芯片排列成3232矩阵，矩阵，A0A4送到送到X译码器（

7、行译码），译码器（行译码），A5A9送到送到Y译码器（列译码）。译码器（列译码）。如图如图5-2所示，所示，X和和Y译码器各输出译码器各输出32根线，根线，由由X和和Y方向同时选中的单元为所访问的存方向同时选中的单元为所访问的存储单元。若采用线性译码器，储单元。若采用线性译码器，10根地址线输根地址线输入到地址译码器后，有入到地址译码器后，有1024根输出线来选择根输出线来选择存储单元，结构复杂化了。存储单元，结构复杂化了。（3）控制逻辑与三态数据缓冲器）控制逻辑与三态数据缓冲器 控制控制 电路电路输出输出驱动驱动3232=1024存储单元存储单元驱驱动动器器X译译码码器器地地址址反反相相器器

8、I/O电路电路Y译码器译码器地址反相器地址反相器123132 123132 A0A1A2A3A41321 23132A5 A6 A7 A8A9输入输入读读/写写输出输出CS图图5-2 存储器芯片内部结构框图存储器芯片内部结构框图 控制控制 电路电路输出输出驱动驱动3232=1024存储单元存储单元驱驱动动器器X译译码码器器地地址址反反相相器器I/O电路电路Y译码器译码器地址反相器地址反相器123132 123132 A0A1A2A3A41321 23132A5 A6 A7 A8A9输入输入读读/写写输出输出CS图图5-2 存储器芯片内部结构框图存储器芯片内部结构框图2.静态静态RAM的例子的例

9、子 典型的静态典型的静态RAM芯片有：芯片有：2114（1K4位）位）:10根地址线，根地址线，4根数据线根数据线 6116（2K8位）位）:11根地址线，根地址线，8根数据线根数据线 6264（8K8位）位）:13根地址线，根地址线，8根数据线根数据线 62128（16K8位）位）:14根地址线，根地址线，8根数据线根数据线 62256（32K8位）位）:15根地址线，根地址线，8根数据线根数据线6264（8K8）A12A0：12根地址线根地址线D7D0：8根数据线根数据线 ：写允许信号：写允许信号 ：读允许信号：读允许信号 、CS2：读允许信号：读允许信号 6264真值表真值表 二、动态随

10、机存取存储器二、动态随机存取存储器DRAM1.动态动态RAM的构成的构成动态动态RAM与静态与静态RAM一样，由许多基本存一样，由许多基本存储单元按行和列排列组成矩阵。最简单的动储单元按行和列排列组成矩阵。最简单的动态态RAM的基本存储单元是一个晶体管和一个的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但电容，因而集成度高，成本低，耗电少，但它是利用电容存储电荷来保存信息的，电容它是利用电容存储电荷来保存信息的，电容通过通过MOS管的栅极和源极会缓慢放电而丢失管的栅极和源极会缓慢放电而丢失信息，必须定时对电容充电，也称作信息，必须定时对电容充电，也称作刷新刷新。另外，为了

11、提高集成度，减少引脚的封装数，另外，为了提高集成度，减少引脚的封装数，DRAM的地址线分成行地址和列地址两部分，的地址线分成行地址和列地址两部分，因此，在对存储器进行访问时，总是先由行因此，在对存储器进行访问时，总是先由行地址选通信号地址选通信号 把行地址送入内部设置的把行地址送入内部设置的行地址锁存器，再由列地址选通信号行地址锁存器，再由列地址选通信号 把把列地址送入列地址锁存器，并由读列地址送入列地址锁存器，并由读/写信号控写信号控制数据的读出或写入。所以制数据的读出或写入。所以刷新刷新和和地址两次地址两次打入打入是是DRAM芯片的主要特点。芯片的主要特点。刷新刷新放大器放大器 列选列选择

12、信号择信号数据输入输出数据输入输出行选择信号行选择信号QC图图5-4 单管动态单管动态RAM基本存储单元基本存储单元 动态动态RAM依靠电容存储电荷来依靠电容存储电荷来决定存放信息是决定存放信息是1或或0。图。图5-4以单管以单管动态动态RAM为例说明其工作原理。为例说明其工作原理。读操作时先由行地址译读操作时先由行地址译码，某行选择信号为高码，某行选择信号为高电平时，此行上管子电平时，此行上管子Q导通，由刷新放大器读导通，由刷新放大器读取电容取电容C上的电压值折上的电压值折合为合为0或或1，再由列地址，再由列地址译码，使某列选通。行译码，使某列选通。行和列均选通的基本存储和列均选通的基本存储

13、单元允许驱动，并读出单元允许驱动，并读出数据，读出信息后由刷数据，读出信息后由刷新放大器对其进行重写，新放大器对其进行重写，以保存信息。以保存信息。写操作时，行和列的选写操作时，行和列的选择信号为择信号为1，基本存储单，基本存储单元被选中，数据输入元被选中，数据输入/输输出线送的信息通过刷新出线送的信息通过刷新放大器和放大器和Q管送到电容管送到电容C，数据写入存储单元。，数据写入存储单元。2.动态动态RAM的刷新的刷新动态动态RAM都是利用电容存储电荷的原理来保都是利用电容存储电荷的原理来保存信息的，由于存信息的，由于MOS管输入阻抗很高，存储管输入阻抗很高，存储的信息可以保存一段时间，但时间

14、较长时电的信息可以保存一段时间，但时间较长时电容会逐渐放电使信息丢失，所以动态容会逐渐放电使信息丢失，所以动态RAM需需要在预定的时间内不断刷新。所谓要在预定的时间内不断刷新。所谓刷新刷新，即即把写入到存储单元的数据进行读出，经过读把写入到存储单元的数据进行读出，经过读放大器放大以后再写入以保存电荷上的信息放大器放大以后再写入以保存电荷上的信息。DRAM控制器是控制器是CPU和和DRAM之间的接口电之间的接口电路，由它把路，由它把CPU的信号转换成适合的信号转换成适合DRAM芯芯片的信号，解决片的信号，解决DRAM芯片地址两次打入和芯片地址两次打入和刷新控制等问题。刷新控制等问题。DRAM控制

15、器的逻辑框图控制器的逻辑框图如图如图5-5所示，包括下列功能电路：所示，包括下列功能电路：CPU仲裁仲裁电路电路 定时定时发生器发生器数据缓冲器数据缓冲器刷新定时器刷新定时器 地址地址 多路器多路器刷新地址刷新地址 计数器计数器DRAM地址地址地址总线地址总线读读/写写图图5-5 DRAM控制器逻辑框图控制器逻辑框图（1）地址多路器：把来自）地址多路器：把来自CPU的地址转的地址转换成行地址和列地址，分两次送到换成行地址和列地址，分两次送到DRAM芯片，实现芯片，实现DRAM芯片地址的两次打入。芯片地址的两次打入。（2）刷新定时器：完成对）刷新定时器：完成对DRAM芯片进芯片进行定时刷新的功能

16、，目前使用较多的行定时刷新的功能，目前使用较多的1M位位DRAM芯片，要求芯片，要求8ms内刷新内刷新512次。次。（3）刷新地址计数器：只用）刷新地址计数器：只用/RAS的刷新的刷新操作，需要提供刷新地址计数器。对于操作，需要提供刷新地址计数器。对于1M位的芯片，需要位的芯片，需要512个地址，因此刷新个地址，因此刷新地址计数器要由地址计数器要由9位来构成。但是，目前位来构成。但是，目前256K位以上的芯片，多数内部具有这种位以上的芯片，多数内部具有这种刷新地址计数器。刷新地址计数器。（4）仲裁电路：来自）仲裁电路：来自CPU的访问存储器的访问存储器的请求和来自刷新定时电路的刷新请求同的请求

17、和来自刷新定时电路的刷新请求同时产生时，由仲裁电路对两者的优先权进时产生时，由仲裁电路对两者的优先权进行裁决。行裁决。（5）定时发生器：提供行地址选通信）定时发生器：提供行地址选通信号号 ，列地址选通信号，列地址选通信号 和写信和写信号号 ，供，供DRAM芯片使用。芯片使用。3.动态动态RAM的例子的例子 Intel 2164是是64K1的的DRAM芯片，它的芯片，它的内部有内部有4个个128128基本存储电路矩阵，图基本存储电路矩阵，图5-6给出了它的引脚图。给出了它的引脚图。/RASGND12345678NCDin/WEA0A1A2161514131211109VCC/CASDOUTA6A

18、3A4A5A7 2164 图图5-6 2164引脚图引脚图A0A7：行列地址线各：行列地址线各8根，根，共共16根所以可访问根所以可访问64K单元。单元。：行选通信号，为：行选通信号，为0时，时，8位行地址打入。位行地址打入。：列选通信号，为：列选通信号，为0时，时，8位列地址打入。位列地址打入。：读：读/写控制线，为写控制线，为0时为时为写入数据；为写入数据；为1时为读出数据。时为读出数据。DIN：数据输入：数据输入DOUT：数据输出：数据输出三、存储器的工作时序三、存储器的工作时序 1.静态静态RAM器件对存储器读周期和写周期时序器件对存储器读周期和写周期时序 为了使存储器与为了使存储器与

19、CPU很好地配合构成一个微型计算机系很好地配合构成一个微型计算机系统，存储器芯片的工作时序应和统，存储器芯片的工作时序应和CPU的读的读/写时序密切配合，写时序密切配合，因此有必要分析一下存储器的工作时序。选择存储器时最重因此有必要分析一下存储器的工作时序。选择存储器时最重要的参数是存取时间，在存储器读周期中，具体是指读取时要的参数是存取时间，在存储器读周期中，具体是指读取时间，在存储器写周期中，就是指写入时间。访问存储器所需间，在存储器写周期中，就是指写入时间。访问存储器所需要的时间是指存储器接收到稳定的地址输入到读要的时间是指存储器接收到稳定的地址输入到读/写操作所需写操作所需时间，访问时

20、间的长短与存储器制造工艺有关，例如用双极时间，访问时间的长短与存储器制造工艺有关，例如用双极型技术制造的器件速度快，但功耗大，价格贵，用互补金属型技术制造的器件速度快，但功耗大，价格贵，用互补金属氧化物半导体技术制造的器件功耗低，但速度慢。氧化物半导体技术制造的器件功耗低，但速度慢。图图5-7 给出了静态给出了静态RAM存储器对读存储器对读/写周期的时序要求。写周期的时序要求。tA：读取时间，地址有效到：读取时间，地址有效到数据读出有效之间的时间。数据读出有效之间的时间。tCO：片选到稳定输出，从：片选到稳定输出，从 片选信号有效到数据输片选信号有效到数据输出稳定的时间，一般出稳定的时间，一般

21、tA tCOtCX：片选到输出有效，从：片选到输出有效，从/CS片选信号有效到数据输片选信号有效到数据输出有效的时间。出有效的时间。tAR：读恢复时间，输出数据：读恢复时间，输出数据有效之后，存储器不能立即有效之后，存储器不能立即输入新的地址来启动下一次输入新的地址来启动下一次 读操作，因为存储器在输出数据后要有一定的时间来内部操读操作，因为存储器在输出数据后要有一定的时间来内部操作，这段时间称恢复时间。作，这段时间称恢复时间。tRC：存储器的读周期，是指启动一个读操作到启动下一次内：存储器的读周期，是指启动一个读操作到启动下一次内存操作（读或写）之间所需要的时间，存操作（读或写）之间所需要的

22、时间，tRC=tA+tAR。tRCtAtCOtCXtARABCD地址地址数据数据输出输出图图5-7（a）存储器的读周期）存储器的读周期存储器对读周期的时序要求是：存储器对读周期的时序要求是：（1）CPU送出存储单元地址（图中送出存储单元地址（图中A点），读周期开始，点），读周期开始，读周期比读取时间长，为了保证读周期比读取时间长，为了保证tA时间后，读出数据在数时间后，读出数据在数据线上稳定，要求地址信号有效后，不超过据线上稳定，要求地址信号有效后，不超过tA tCO的时间的时间段中，片选信号段中，片选信号 有效。若有效。若 不能及时到达，则不能及时到达，则tA之后之后可能数据仅出现在内部内部

23、数据总线上，而不能将数据送可能数据仅出现在内部内部数据总线上，而不能将数据送到系统总线上。到系统总线上。（2）输出数据有效后（图中）输出数据有效后（图中C点），只要地址信号和输出点），只要地址信号和输出允许信号没有撤消，输出数据一直保持有效。允许信号没有撤消，输出数据一直保持有效。（3）在整个读周期，要求）在整个读周期，要求R/应保持高电平。应保持高电平。存储器对写周期时序要求，如图存储器对写周期时序要求，如图5-7（b）所示。）所示。（2）从片选信号有效到）从片选信号有效到CPU要求的数据稳定之间的时间要求的数据稳定之间的时间间隔必须大于间隔必须大于tCO，否则外部电路必须产生，否则外部电路

24、必须产生 信号，信号，迫使迫使CPU插入周期插入周期TW来满足上面的时间要求。来满足上面的时间要求。（1）从地址信号有效到）从地址信号有效到CPU要求的数据稳定之间的时间要求的数据稳定之间的时间间隔必须大于间隔必须大于tA。在存储器芯片和在存储器芯片和CPU连接时连接时,必须保证下面时间要求：必须保证下面时间要求：图图5-7（b）存储器的写周期）存储器的写周期四、高速缓冲存储器四、高速缓冲存储器 DRAM芯片存取时间在芯片存取时间在100ns200ns之之间，随着间，随着CPU速度的不断提高，速度的不断提高，DRAM的速的速度难以满足度难以满足CPU的要求，一般情况下，的要求，一般情况下，CP

25、U访问存储器时要插入等待周期，对高速访问存储器时要插入等待周期，对高速CPU来说这是一种极大的浪费。来说这是一种极大的浪费。SRAM的访问周期可达的访问周期可达20ns40ns，CPU工作在工作在16MHz时，使用时，使用40ns的的SRAM足足以在两个时钟周期内完成访问存储器的操作，以在两个时钟周期内完成访问存储器的操作，也就是说总线访问可以在零等待的情况下完也就是说总线访问可以在零等待的情况下完成。成。系统设计时，为了使系统设计时，为了使CPU全速运行，可全速运行，可采用采用CACHE技术，将经常访问的代码和数据技术，将经常访问的代码和数据保存到保存到SRAM组成的高速缓冲器中，把不常组成

26、的高速缓冲器中，把不常访问的数据保存到访问的数据保存到DRAM组成的大容量存储组成的大容量存储器中，这样使存储器系统的价格降低，同时器中，这样使存储器系统的价格降低，同时又提供了接近零等待的性能。又提供了接近零等待的性能。CACHE技术是为了把主存储器看成是技术是为了把主存储器看成是高速存储器而设置的小容量局部存储器，它高速存储器而设置的小容量局部存储器，它有效地利用了某些程序访问存储器在时间上有效地利用了某些程序访问存储器在时间上和空间上有局部区域的特性，如子程序的反和空间上有局部区域的特性，如子程序的反复调用，变量的重复使用，都是使用某个特复调用，变量的重复使用，都是使用某个特定区域。这样

27、如果针对某个特定的时间片，定区域。这样如果针对某个特定的时间片，用连接在局部总线上的由用连接在局部总线上的由SRAM组成的高速组成的高速缓冲存储器缓冲存储器CACHE代替低速大容量的主存储代替低速大容量的主存储器，作为器，作为CPU集中重复访问的区域，系统的集中重复访问的区域，系统的性能就会取得明显的改善。性能就会取得明显的改善。CPU 80386（80486）CACHERAM2040ns32256KBDRAM80120ns116MB硬盘硬盘240MB1GBCACHE控制器控制器DRAM控制器控制器图图5-9 CACHE在系统存储器中的位置在系统存储器中的位置 图图5-9所示，所示，CACHE

28、 RAM是位于是位于CPU和主存和主存储器之间容量小而速度快的存储器，通常由储器之间容量小而速度快的存储器，通常由SRAM组成。可以把组成。可以把CACHE看作是主存储器中面向看作是主存储器中面向CPU的一组高速暂存寄存器，它保存有一份主存储器的的一组高速暂存寄存器，它保存有一份主存储器的内容拷贝内容拷贝，该，该内容拷贝内容拷贝是最近曾被是最近曾被CPU使用过的。使用过的。平时，系统程序、应用程序以及用户数据是存平时，系统程序、应用程序以及用户数据是存放在硬盘中的。正在执行中的程序或需要常驻的程放在硬盘中的。正在执行中的程序或需要常驻的程序由操作系统装入到存储器，而在主存储器中经常序由操作系统

29、装入到存储器，而在主存储器中经常被被CPU使用的一部分内容，要使用的一部分内容，要“拷贝拷贝”到到CACHE存存储器中。储器中。所以，开机时所以，开机时CACHE中无任何内容，当中无任何内容，当CPU送出一组地址去读取主存储器时，读取的存储器的送出一组地址去读取主存储器时，读取的存储器的内容被同时内容被同时“拷贝拷贝”到到CACHE之中。之中。此后，每次此后，每次CPU读取存储器时，读取存储器时，CACHE控制控制器要检查器要检查CPU送出的地址，判断送出的地址，判断CPU要读取的数据要读取的数据是否在是否在CACHE存储器中。若是存在于存储器中。若是存在于CACHE之，之，则称为则称为CAC

30、HE命中命中，CPU可以用极快的速度从可以用极快的速度从CACHE中读取数据。中读取数据。若若CPU要读取的数据不是存要读取的数据不是存在于在于CACHE之中，则称为之中，则称为CACHE未命中未命中，这时就，这时就需要从主存储器中读取数据。需要从主存储器中读取数据。5-3 只读存储器只读存储器 除了随机存取存储器外，另一类为只读除了随机存取存储器外，另一类为只读存储器（存储器（ROM）。）。ROM存储的内容一般不存储的内容一般不会改变，掉电时也不会丢失，使用时可随时会改变，掉电时也不会丢失，使用时可随时将内容读出。将内容读出。ROM器件具有结构简单，位密器件具有结构简单，位密度比读度比读/写

31、存储器高，非易失性和可靠性高等写存储器高，非易失性和可靠性高等特点，一般用来存放系统启动程序，常驻内特点，一般用来存放系统启动程序，常驻内存的监控程序，参数表，字库等，用户设计存的监控程序，参数表，字库等，用户设计的单片机或单板机系统中也可用它来存放用的单片机或单板机系统中也可用它来存放用户程序。户程序。根据根据ROM信息写入的方式，信息写入的方式，ROM分为分为4种种:1.掩膜型掩膜型ROM ROM中信息是在芯片制造时由厂家写入中信息是在芯片制造时由厂家写入的，用户对这类芯片无法进行任何修改。的，用户对这类芯片无法进行任何修改。2.可编程只读存储器可编程只读存储器PROM 这种这种ROM出厂

32、时，里面没有信息，用户出厂时，里面没有信息，用户采用一些设备可以将内容写入采用一些设备可以将内容写入PROM。但。但PROM中内容一旦写入，就不能再改变了。中内容一旦写入，就不能再改变了。3.可擦除可编程只读存储器可擦除可编程只读存储器EPROM 用户可以用特定设备将内容写入，之后用户可以用特定设备将内容写入，之后可用紫外光照将内容擦除，再重新写入。可用紫外光照将内容擦除，再重新写入。4.电可擦除的可编程只读存储器电可擦除的可编程只读存储器EEPROM 用户可以用特定设备对芯片编程，用一用户可以用特定设备对芯片编程，用一定的通电方式将其内容擦除，再重新写入。定的通电方式将其内容擦除，再重新写入

33、。一、掩膜型一、掩膜型ROM 掩膜型掩膜型ROM中信息是厂家根据用户给中信息是厂家根据用户给定的程序或数据对芯片图形掩膜进行两次光定的程序或数据对芯片图形掩膜进行两次光刻而决定的。这类刻而决定的。这类ROM可由二极管、双极可由二极管、双极型晶体管和型晶体管和MOS型晶体管构成，在数量较少型晶体管构成，在数量较少时，掩膜时，掩膜ROM造价很贵，如果进行批量生造价很贵，如果进行批量生产，就相当便宜了。适用于计算机系统开发产，就相当便宜了。适用于计算机系统开发完成后，大批量使用。完成后，大批量使用。二、可编程二、可编程ROM（PROM）可编程只读存储器的内容可以由用户编可编程只读存储器的内容可以由用

34、户编写，但只允许编程一次。写，但只允许编程一次。PROM由二极管矩由二极管矩阵组成，用可熔金属丝连接存储单元发射极，阵组成，用可熔金属丝连接存储单元发射极，出厂时所有管子的熔丝都是连着的。出厂时所有管子的熔丝都是连着的。可编程可编程ROM原理示意图原理示意图 (a)编程前；编程前；(b)编程后编程后 写入时，利用外部引脚输入地址，对其中的二写入时，利用外部引脚输入地址，对其中的二极管进行选择，使某些二极管上通以足够大的电流，极管进行选择，使某些二极管上通以足够大的电流，把所选定回路的熔丝烧断，这些被烧断的二极管代把所选定回路的熔丝烧断，这些被烧断的二极管代表表1，未烧断的二极管代表，未烧断的二

35、极管代表0，从而实现了一次性，从而实现了一次性信息存储，不能再进行修改。信息存储，不能再进行修改。三、可编程可擦除三、可编程可擦除ROM（EPROM）1.EPROM工作原理工作原理 掩膜型掩膜型ROM和和PROM中的内容一旦写入，中的内容一旦写入，就无法改变，而就无法改变，而EPROM却允许用户根据需却允许用户根据需要对它编程，且可以多次进行擦除和重写，要对它编程，且可以多次进行擦除和重写，因而因而EPROM得到了广泛的应用。得到了广泛的应用。实现实现EPROM的技术是浮栅雪崩注入式技术，信息存储由电的技术是浮栅雪崩注入式技术，信息存储由电荷分布决定，荷分布决定，MOS管的栅极被管的栅极被Si

36、O2包围，称为浮置栅，控制栅包围，称为浮置栅，控制栅连到字线。平时浮置栅上没有电荷，若控制栅上加正向电压使连到字线。平时浮置栅上没有电荷，若控制栅上加正向电压使管子导通，则管子导通，则ROM存储信息为存储信息为1。EPROM的存储单元电路原的存储单元电路原理图如图理图如图5-11（a）所示。）所示。EPROM字线字线位线位线图图5-11（a）EPROM电路原理图电路原理图 编程写入时若在漏极和衬底编程写入时若在漏极和衬底、漏极和源极间加上、漏极和源极间加上+25V电电压，使内部压，使内部PN结反向击穿，结反向击穿，形成较大的电流，部分电荷形成较大的电流，部分电荷会在浮置栅上捕获注入。当会在浮置

37、栅上捕获注入。当电压移去后由于绝缘层的包电压移去后由于绝缘层的包围，注入的电荷无法泄露，围，注入的电荷无法泄露，相当于管子开启电压提高，相当于管子开启电压提高，控制栅上加上正向电压控制栅上加上正向电压（+5V）后，管子仍截止，）后，管子仍截止，ROM存储信息为存储信息为0。2.EPROM的例子的例子1234567891011121314282726252423222120A12A7A6A5A4A3A2A1A0D0D1D2GND1918171615VCC/PGMNCA11A9A8/OEA10/CED7D6D5D4D3图5-11（b）2764引脚图VppA12A0：13根地址线。根地址线。D7D0

38、：8根数据线，根数据线，编程时作数据输入，编程时作数据输入，读出时为数据输出。读出时为数据输出。：芯片允许端，：芯片允许端，输入，低电平有效，输入，低电平有效，连地址译码器输出。连地址译码器输出。：输出允许，输入，：输出允许，输入，连连 。：编程脉冲控制：编程脉冲控制端，输入，连编程控端，输入，连编程控制信号。制信号。Vpp：编程电压输入。：编程电压输入。VCC：电源电压，：电源电压，+5V。EPROM 2764有有4种工作方式，即读方式、种工作方式，即读方式、编程方式、编程方式、检验方式和备用方式，如表检验方式和备用方式，如表5-2所所示。示。信号端信号端 VCC VPP D7D0读方式读方

39、式 +5V +5V 低低 低低 低低 输出输出编程方式编程方式 +5V +25V 高高 高高 正脉冲正脉冲 输入输入检验方式检验方式 +5V +25V 低低 低低 低低 输出输出备用方式备用方式 +5V +5V 无关无关 无关无关 高高 高阻高阻 未选中未选中 +5V +5V 高高 无关无关 无关无关 高阻高阻 表表5-2 EPROM2764的工作方式的工作方式 1.读方式：读方式：VCC和和VPP接接+5V电压，从地址线电压，从地址线A12A0输入所选单元的地址，当输入所选单元的地址，当 和和 端为低电平时，数端为低电平时，数据线上出现所寻址单元的数据。当据线上出现所寻址单元的数据。当 为低

40、电平时，允为低电平时，允许把数据读出。许把数据读出。2.编程方式：编程方式：VCC加加+5V电压，电压，VPP加加+25V电压（不同电压（不同芯片电压值可能不一样，如有芯片电压值可能不一样，如有+12V的），的），端为高电平，端为高电平，从从A12A0端输入要编程单元的地址，在端输入要编程单元的地址，在D7D0端输入编端输入编程数据。在程数据。在 端加上编程脉冲，宽度为端加上编程脉冲，宽度为50ms的的TTL高高电平脉冲，即可实现写入。电平脉冲，即可实现写入。3.检验方式：检验方式：VCC加加+5V，VPP加加+25V电压，电压，接低电接低电平，平，为低电平。检验总是和编程方式配合使用，每次为

41、低电平。检验总是和编程方式配合使用，每次写入写入1个字节数据后，紧接着将写入的数据读出，去检查写个字节数据后，紧接着将写入的数据读出，去检查写入的数据是否正确。入的数据是否正确。4.备用方式：也就是使备用方式：也就是使EPROM工作在功率下降方式，此工作在功率下降方式，此时与芯片未选中类似，但功耗仅为读方式下的时与芯片未选中类似，但功耗仅为读方式下的25%。备用方。备用方式时，只要在式时，只要在 端输入一个端输入一个TTL高电平即可，此时，数据高电平即可，此时，数据输出呈高阻状态。因为在读方式下，输出呈高阻状态。因为在读方式下，和和 两端连在一两端连在一起，若某芯片未被选中，起，若某芯片未被选

42、中，和和 处于高电平状态，那么处于高电平状态，那么此芯片就处于备用方式下，这就大大减少了功耗。此芯片就处于备用方式下，这就大大减少了功耗。四、电可擦除可编程四、电可擦除可编程ROM（EEPROM）EPROM尽管可以擦除后重新进行编程，尽管可以擦除后重新进行编程，但擦除时需用紫外线光源，使用起来仍然但擦除时需用紫外线光源，使用起来仍然不大方便。电可擦除的可编程不大方便。电可擦除的可编程ROM，简称，简称EEPROM，它的外形管脚与，它的外形管脚与EPROM相似，相似，仅擦除过程不需要用紫外线光源。它是采仅擦除过程不需要用紫外线光源。它是采用电脉冲进行擦除。用电脉冲进行擦除。5-4 CPU与存储器

43、的连接与存储器的连接 在在CPU对存储器进行读写操作时，首先在对存储器进行读写操作时，首先在地址总线上给出地址信号，然后发出相应的地址总线上给出地址信号，然后发出相应的读或写控制信号，最后才能在数据总线上进读或写控制信号，最后才能在数据总线上进行数据交换，所以行数据交换，所以CPU与存储器的连接包与存储器的连接包括地址线、数据线和控制线的连接等三个部括地址线、数据线和控制线的连接等三个部分。在连接时要考虑以下几个问题：分。在连接时要考虑以下几个问题：（1）CPU总线的负载能力总线的负载能力 一般来说，一般来说，CPU总线的直流负载能力可总线的直流负载能力可带一个带一个TTL负载，目前存储器基本

44、上是负载，目前存储器基本上是MOS电路，直流负载很小，主要负载是电容负载，电路，直流负载很小，主要负载是电容负载，因此在小型系统中，因此在小型系统中，CPU可直接和存储器芯可直接和存储器芯片相连，在较大的系统中，考虑到片相连，在较大的系统中，考虑到CPU的驱的驱动能力，必要时应加上数据缓冲器或总线驱动能力，必要时应加上数据缓冲器或总线驱动器来驱动存储器负载。动器来驱动存储器负载。（2）CPU的时序和存储器存取速度之间的配合的时序和存储器存取速度之间的配合 CPU在取指令和读写操作数时，有它自在取指令和读写操作数时，有它自己固定的时序，应考虑选择何种存储器来与己固定的时序，应考虑选择何种存储器来

45、与CPU时序配合。若存储器芯片已经确定，应时序配合。若存储器芯片已经确定，应考虑如何实现考虑如何实现TW周期的插入。周期的插入。（3）存储器的地址分配和片选）存储器的地址分配和片选 内存分为内存分为ROM和和RAM区，区，RAM区又分区又分为系统区和用户区，每个芯片的片内地址，为系统区和用户区，每个芯片的片内地址，由由CPU的低位地址来选择。一个存储器系统的低位地址来选择。一个存储器系统有多片芯片组成，片选信号由有多片芯片组成，片选信号由CPU的高位地的高位地址译码后取得。应考虑采用何种译码方式，址译码后取得。应考虑采用何种译码方式，实现存储器的芯片选择。实现存储器的芯片选择。（4）控制信号的

46、连接）控制信号的连接 8086CPU与存储器交换信息时，提供了与存储器交换信息时，提供了以下几个控制信号：以下几个控制信号：M/、ALE、READY、DT/和和 ，这些信号这些信号与存储器要求的控制信号如何连接才能实现与存储器要求的控制信号如何连接才能实现所需要的控制功能。所需要的控制功能。一、存储器的地址选择一、存储器的地址选择 一个存储器系统通常由许多存储器芯片一个存储器系统通常由许多存储器芯片组成，对存储器的寻址必须有两个部分，通组成，对存储器的寻址必须有两个部分，通常是将低位地址线连到所有存储器芯片，实常是将低位地址线连到所有存储器芯片，实现现片内寻址片内寻址，将高位地址线通过译码器或

47、线，将高位地址线通过译码器或线性组合后输出作为芯片的片选信号，实现性组合后输出作为芯片的片选信号，实现片片间寻址间寻址。由地址线的连接决定了存储器的地。由地址线的连接决定了存储器的地址分配，下面分别叙述三种存储器地址选择址分配，下面分别叙述三种存储器地址选择的方法。的方法。1.线性选择方式（简称线选法）线性选择方式（简称线选法）无论无论ROM或或RAM芯片，芯片引脚都包芯片，芯片引脚都包括地址线，数据线，读括地址线，数据线，读/写控制线和片选写控制线和片选 ，只有片选信号，只有片选信号 有效时，才可能对该芯片有效时，才可能对该芯片进行操作。进行操作。例例5-1 RAM芯片芯片Intel 616

48、4容量为容量为8K8位，用位，用2片静态片静态RAM芯片芯片6164，组成，组成16K8位的存储位的存储器系统。地址选择的方式是将地址总线低器系统。地址选择的方式是将地址总线低13位（位（A12A0）并行地与存储器芯片的地址线）并行地与存储器芯片的地址线相连，而相连，而 端与高位地址线相连。端与高位地址线相连。A12A061641#D7D0A12A061642#D7D0A12A0A12A0D0D7D0D7A13图图5-13 线性选择方式线性选择方式&地址总线的低地址总线的低13位位A12A0与每个芯片的与每个芯片的地址线引脚地址线引脚A12A0直接相连，实现每个芯片直接相连，实现每个芯片的的片

49、内寻址片内寻址。地址总线的地址总线的A13通过组合逻辑电路与两个通过组合逻辑电路与两个芯片片选引脚芯片片选引脚 相连，实现每个芯片的相连，实现每个芯片的片间片间寻址寻址。=1 当当A13=0时，时，1#芯片的芯片的 =0，所以，所以1#芯芯片被选中。片被选中。1#芯片的地址范围为：芯片的地址范围为：00000H 01FFFH=1=0=0=1 当当A13=1时，时，2#芯片的芯片的 =0，所以，所以2#芯芯片被选中。片被选中。2#芯片的地址范围为：芯片的地址范围为：02000H 03FFFH=1=0注意：由于地址总线的注意：由于地址总线的A19A14没有使用，所没有使用，所以以1#、2#芯片的地

50、址范围各有芯片的地址范围各有64个（个（26=64）线性选择方式的线性选择方式的特点特点：（1）无译码电路，所以电路简单。）无译码电路，所以电路简单。（2）地址分配重叠，地址空间不连续。）地址分配重叠，地址空间不连续。2.全译码选择方式全译码选择方式 全译码选择地址的方式是对全部地址总全译码选择地址的方式是对全部地址总线进行译码，当有线进行译码，当有16根地址线时，可直接寻根地址线时，可直接寻址址64K字节单元。字节单元。例例5-2 假设一个微机系统的假设一个微机系统的RAM容量为容量为4K字字节，采用节，采用1K8的的RAM芯片，安排在芯片，安排在64K空间空间的最低的最低4K位置，位置，A