数字电路课件 第四章.ppt

《数字电路课件 第四章.ppt》由会员分享，可在线阅读，更多相关《数字电路课件 第四章.ppt（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、4 4、组合逻辑电路、组合逻辑电路4.1组合逻辑电路的分析组合逻辑电路的分析4.2组合逻辑电路的设计组合逻辑电路的设计4.3组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.4若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路4.5组合可编程逻辑器件组合可编程逻辑器件教学基本要求教学基本要求1.1.熟练掌握组合逻辑电路的分析和设计方法；熟练掌握组合逻辑电路的分析和设计方法；2.2.掌握编码器、译码器、数据选择器、数值比掌握编码器、译码器、数据选择器、数值比较器和加法器的逻辑功能及其应用；较器和加法器的逻辑功能及其应用；3.3.了解竞争冒险的判断、消除；了解竞争冒险的判断、消除；4.4.了解

2、可编程逻辑器件的表示方法。了解可编程逻辑器件的表示方法。组合逻辑电路的一般框图组合逻辑电路的一般框图Li=f(A1,A2,An)(i=1,2,m)工作特征工作特征:任何时刻，电路的输出状态只取决于同任何时刻，电路的输出状态只取决于同一时刻的输入状态，而与电路原来的状态无关。一时刻的输入状态，而与电路原来的状态无关。关于组合逻辑电路关于组合逻辑电路结构特征结构特征:1、输出、输入之间没有反馈延迟通路、输出、输入之间没有反馈延迟通路2、不含记忆单元、不含记忆单元二、组合逻辑电路的分析步骤二、组合逻辑电路的分析步骤 4.1 4.1 组合逻辑电路分析组合逻辑电路分析1 1、由逻辑图写出各输出端的逻辑表

3、达式；由逻辑图写出各输出端的逻辑表达式；2 2、化简和变换逻辑表达式；化简和变换逻辑表达式；3 3、列出真值表；列出真值表；4 4、根据真值表或逻辑表达式，分析确定功能。根据真值表或逻辑表达式，分析确定功能。根据已知逻辑电路，分析确定电路的逻辑功能。根据已知逻辑电路，分析确定电路的逻辑功能。一、组合逻辑电路分析一、组合逻辑电路分析 三、举例三、举例例例分析右图逻辑电路的功能。分析右图逻辑电路的功能。1、写出输出函数的逻辑表达式、写出输出函数的逻辑表达式2.列写真值表列写真值表10010110111011101001110010100000CBA001111003.确定逻辑功能确定逻辑功能解：解

4、：输入变量的取值中有奇数输入变量的取值中有奇数个个1时，时，L为为1，否则，否则L为为0,电路具有为奇校验功能。电路具有为奇校验功能。如要实现偶校验，电路应做何改变？如要实现偶校验，电路应做何改变？例例 试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1 1、根据逻辑电路写出各输出端的逻辑表达式。、根据逻辑电路写出各输出端的逻辑表达式。X=A2 2、化简逻辑表达式，列写真值表、化简逻辑表达式，列写真值表X=A真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A0000111100

5、11110001011010这个电路逻辑功能是对输入这个电路逻辑功能是对输入的二进制码求反码。最高位为的二进制码求反码。最高位为符号位，符号位，0表示正数，表示正数，1表示负表示负数，正数的反码与原码相同；数，正数的反码与原码相同；负数的数值部分是在原码的基负数的数值部分是在原码的基础上逐位求反。础上逐位求反。3、确定电路逻辑功能、确定电路逻辑功能真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A0000111100111100010110101 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输、逻辑抽象：根

6、据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；根据逻辑描述列出真值表；3、由真值表写出逻辑表达式由真值表写出逻辑表达式;4、简化和变换逻辑表达式，画出逻辑图。简化和变换逻辑表达式，画出逻辑图。二、组合逻辑电路的设计步骤二、组合逻辑电路的设计步骤 一、组合逻辑电路的设计一、组合逻辑电路的设计根据实际逻辑问题，求所要求逻辑功能的最简单逻辑电路。根据实际逻辑问题，求所要求逻辑功能的最简单逻辑电路。4.2 4.2 组合逻辑电路的设计组合逻辑电路的设计例例 某火车站有特快、直快和慢车三种类型的客运列车进出，某火车站有特快、直快

7、和慢车三种类型的客运列车进出，试用试用两输入与非门和反相器两输入与非门和反相器设计一个指示列车等待进站的逻设计一个指示列车等待进站的逻辑电路，辑电路，3 3个指示灯一、二、三号分别对应特快、直快和慢车。个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有

8、请求时，三号号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。灯亮。解：解：1、逻辑抽象、逻辑抽象输入信号输入信号:I0、I1、I2分别为特快、直快和慢车的进站请求信号，分别为特快、直快和慢车的进站请求信号，且有进站请求时为且有进站请求时为1，没有请求时为，没有请求时为0。输出信号输出信号:L0、L1、L2分别为分别为3个指示灯的状态，且灯亮为个指示灯的状态，且灯亮为1，灯灭为灯灭为0。输输入入输输出出I0I1I2L0L1L20000001100010100010012、根据题意列出真值表、根据题意列出真值表3、写出各输出逻辑表达式写出各输出逻辑表达式L0=I04 4、根据要求将上式变

9、换为与非形式，并画出逻辑图根据要求将上式变换为与非形式，并画出逻辑图 例例试设计一个码转换电路，将试设计一个码转换电路，将4位格雷码转换为位格雷码转换为自然二进制码。可以采用任何逻辑门电路来实现。自然二进制码。可以采用任何逻辑门电路来实现。解：解：1 1、明确逻辑抽象、明确逻辑抽象设输入变量为设输入变量为G G3 3、G G2 2、G G1 1、G G0 0为格雷码，为格雷码，输出变量输出变量B B3 3、B B2 2、B B1 1和和B B0 0为自然二进制码。为自然二进制码。2、列出真值表、列出真值表当输入格雷码按照从当输入格雷码按照从0到到15递增排序时，列出逻辑电路真递增排序时，列出逻

10、辑电路真值表值表0 1 1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0输 出输 入逻辑电路真值表逻辑电路真

11、值表3 3、由真值表写逻辑表达式、由真值表写逻辑表达式画出各输出函数的卡诺图，并化简和变换。画出各输出函数的卡诺图，并化简和变换。33GB=2B+2G3G2G3G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=3G2G1G0B=3G2G1G 0G=(2G3G)+2G3G1G+2G3G)+2G3G1G(4、根据逻辑表达式，画出逻辑图根据逻辑表达式，画出逻辑图4.3 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险4.3.1 产生的竞争冒险的原因产生的竞争冒险的原因4.3.2 消去竞争冒险的方法消去竞争冒险的方法当当A=1，B=0时，时，Y=0；当当A=0，B=1时，时，Y=0；AB

12、Y毛刺毛刺1ABY毛刺毛刺0当当A A由由1 1变变0 0，B B由由0 0变变1 1时，若时，若B B变得快变得快，则，则Y Y出现不应有的毛刺出现不应有的毛刺1 1。&ABY例例1：Y=AB1ABY例例2：Y=AB当当A=1，B=0时，时，Y=1；当当A=0，B=1时，时，Y=1；当当A A由由1 1变变0 0，B B由由0 0变变1 1时，若时，若A A变得快变得快，则，则Y Y出现不应有的毛刺出现不应有的毛刺0 0。4.3.14.3.1 产生的竞争冒险的原因产生的竞争冒险的原因竞争竞争:当一个逻辑门的两个输入端的信号同时向相当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间

13、有差异的现象。反方向变化，而变化的时间有差异的现象。冒险冒险:由竞争而可能产生输出干扰脉冲的现象。由竞争而可能产生输出干扰脉冲的现象。毛刺（干扰脉冲）的危害：毛刺（干扰脉冲）的危害：毛刺虽然很窄，但毛刺虽然很窄，但是会使后面的电路产生错误输出，故应避免。是会使后面的电路产生错误输出，故应避免。原因：原因：由于实际逻辑门有延迟时间，如果从输入由于实际逻辑门有延迟时间，如果从输入到输出的过程中，不同通路上门的级数不同，或到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，可能会使逻辑电者门电路平均延迟时间的差异，可能会使逻辑电路产生竞争冒险。路产生竞争冒险。4.3.24.3.2

14、消去竞争冒险的方法消去竞争冒险的方法1.1.发现并消除互补变量发现并消除互补变量 B=C=0时时为消掉为消掉AA，变换逻辑函数式为，变换逻辑函数式为)(CABAL+=可能出现竞争冒险。可能出现竞争冒险。AAF=BCBAACF+=2.增加乘积项增加乘积项,避免互补项相加避免互补项相加 CBACL+=当当A=B=1时时CCL+=AB01A00010111LB C 00011110 CBACL+=+AB当当A=B=1时时3.3.输出端并联电容器输出端并联电容器 若逻辑电路在较慢速度下工作，为消去竞争冒若逻辑电路在较慢速度下工作，为消去竞争冒险，可在输出端并联一电容器，致使输出波形上升险，可在输出端并

15、联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的负跳变脉沿和下降沿变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。冲起到平波的作用。420pFAB L毛刺毛刺1L=AB4.4 4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路4.4.1 4.4.1 编码器编码器4.4.2 4.4.2 译码器译码器/数据分配器数据分配器4.4.3 4.4.3 数据选择器数据选择器4.4.4 4.4.4 数值比较器数值比较器4.4.5 4.4.5 算术运算电路算术运算电路1、编码器、编码器(Encoder)的概念与分类的概念与分类编码：编码：赋予二进制代码特定含义的过程称为编码。赋予

16、二进制代码特定含义的过程称为编码。如：如：8421BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用1000001表示字母表示字母A等等编码器：编码器：具有编码功能的逻辑电路。具有编码功能的逻辑电路。4.4.1 4.4.1 编码器编码器4.4 4.4 若干典型的组合逻辑集成电路若干典型的组合逻辑集成电路编码器的分类：编码器的分类：普通编码器和优先编码器。普通编码器和优先编码器。普通编码器：普通编码器：任何时候只允许输入一个有效编码信任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。号，否则输出就会发生混乱。优先编码器：优先编码器：允许同时输入两个以上的有

17、效编码信允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的能按预先设定的优先级别，只对其中优先权最高的一个进行编码。一个进行编码。(1)4线线2线普通二进制编码器线普通二进制编码器1000010000100001Y0Y1I3I2I1I0（2）逻辑功能表）逻辑功能表编码器的输入为高电平有效。编码器的输入为高电平有效。（a）逻辑框图）逻辑框图4输输入入二二进进制制码码输输出出110110002、编码器的工作原理、编码器的工作原理(2)键盘输入键盘输入8421BCD码编码器码编码器代码输

18、出代码输出使能标志使能标志编码输入编码输入 输输 入入输输 出出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111100001该编码器为输入低电平有效该编码器为输入低电平有效键盘输入键盘输入8421BCD码编码器码编码器功能表功能表 (3)优先编码器优先编码器 (42(42 线优

19、先编码器线优先编码器)a列出功能表列出功能表输输入入输输出出I0I1I2I3Y1Y0100000100011010111高高低低b写出逻辑表达式写出逻辑表达式c画出逻辑电路（略）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为输入编码信号优先级从高到低为I0I3输入为编码信号输入为编码信号I3 I0输出为输出为Y1Y03321IIIY+=33210IIIIY+=优先编码器优先编码器CD4532的示意框图、引脚图的示意框图、引脚图3、集成电路编码器、集成电路编码器优先编码器优先编码器CD4532功能表功能表输输入入输输

20、出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计为什么要设计GS、EO输出信号？输出信号？用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器,其其逻辑图如下图所示，试分析其工作原理。逻辑图如下图所示，试分析其工作原理。0000000无编码输出无编码输出0。1100000若无有效电平输入若无有效电平输入0111哪块芯片的优先级高？哪块芯片的优

21、先级高？1若有效电平输入若有效电平输入0000。1010000若有效电平输入若有效电平输入11110000译码器的分类：译码器的分类：译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号。一特定含义的信号。1 1、译码器的概念与分类、译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之一一对应的有效将一系列代码转换成与之一一对应的有效信号。信号。将一种代码转换成另一种代码。将一种代码转换成另一种代码。二进制译码器二

22、进制译码器 二二-十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器：4.4.24.4.2 译码器译码器/数据分配器数据分配器2 2线线 -4-4线译码器的逻辑电路线译码器的逻辑电路LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输出 输输 入入功能表功能表2 2、2线线-4线译码器线译码器 74HC139集成译码器集成译码器逻辑符号逻辑符号 逻辑符号框外部的逻辑符号框外部的符号，符号，表示外部输入或输出信号表示外部输入或输出信号名称，名称，字母上面的字母上面的“”号说明该输号说明该输入或输出是低电平有效。入或

23、输出是低电平有效。推导表达式时，如果低有推导表达式时，如果低有效的输入或输出变量上面的效的输入或输出变量上面的“”号参与运算，则在画逻号参与运算，则在画逻辑图或验证真值表时，注意将辑图或验证真值表时，注意将其还原为低有效符号。其还原为低有效符号。逻辑符号说明逻辑符号说明引脚图引脚图逻辑图逻辑图3、3线线-8线译码器线译码器74HC138集成译码器集成译码器74HC138集成译码器功能表集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLH

24、HHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHHHHHHHHHHA2 E3输输 出出输输 入入A1A0(1)(1)已知下图所示电路的已知下图所示电路的输入信号的波形试画出译码器输出的波形。输入信号的波形试画出译码器输出的波形。74HC13874HC138的应用的应用3 3线线8 8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。(2)用译码器实现逻辑函数。用译码器实现逻辑函数。.当当E3=1，E2=E1=0时时例：用一片例：用一片7

25、4HC138实现函数实现函数解：首先将函数式变换为最小项之和的形式解：首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数定的组合逻辑函数.数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据分配器示意图(3)用用74HC138组成组成数据分配器数据分配器用译码器实现数据分配器用译码器实现数据分配器 010当ABC=010 时，Y2=DCBA十十进进制数制数BCD

26、输输入入输输出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。4、二二十进制译码器十进制译码器-74HC42集成译码器集成译码器5 5、七段显示译码器、七段显示译码器数字显示电路：数字显示电路：常用的七段式数字显

27、示器常用的七段式数字显示器发光二极管发光二极管 LED LED（共阴、共阳）（共阴、共阳）液晶显示器液晶显示器 LCDLCD显示器分段布局图显示器分段布局图abcdfge共阳极显示器共阳极显示器共阴极显示器共阴极显示器常用的集成七段显示译码器常用的集成七段显示译码器 -CMOS七段显示译码器七段显示译码器74HC4511 LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1L

28、HHHHHHLLLLHHL0gfedcba字形字形输出出输入入十进十进制数或制数或功能功能 D3 D2 D1 D0 BL LECMOS七段显示译码器七段显示译码器74HC4511功能表功能表*HHH锁存存熄熄灭LLLLLLLHL灭灯灯HHHHHHHL灯灯测试熄熄灭LLLLLLLHHHHHHL15熄熄灭LLLLLLLLHHHHHL14熄熄灭LLLLLLLHLHHHHL13熄熄灭LLLLLLLLLHHHHL12熄熄灭LLLLLLLHHLHHHL11熄熄灭LLLLLLLLHLHHHL10 LT g f e d c b a字形字形输出出输入入十进十进制数或制数或功能功能 BL LE D3 D2 D1

29、D0CMOS七段显示译码器七段显示译码器74HC4511功能表功能表(续续)例例由由74HC4511构成构成24小时及分钟的译码电路如图小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。所示，试分析小时高位是否具有零熄灭功能。解：具有零熄灭功能解：具有零熄灭功能4.3.3 4.3.3 数据选择器数据选择器1 1、数据选择器的定义与功能、数据选择器的定义与功能 数据选择的功能：数据选择的功能：相当于多相当于多个输入的单刀多掷开关。个输入的单刀多掷开关。数据选择器：数据选择器：将多个通道的数据分时传送到公共的将多个通道的数据分时传送到公共的数据通道上去的。实现数据选择功能的逻辑电路称

30、数据通道上去的。实现数据选择功能的逻辑电路称为数据选择器。为数据选择器。4选选1数据选择器数据选择器2 2 位地址位地址码输入端码输入端使能信号使能信号1 1路数据输路数据输出端出端数数据据输输入入端端01 Y S0 S1 E 地址地址 使能使能输出输出 输输 入入功能表功能表000I0001I1010I2011I374HC151功能框功能框图图D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S02 2、集成电路数据选择器、集成电路数据选择器8选选1数据选择器数据选择器74HC1511 1个使能端个使能端8 8路数据输入端路数据输入端3 3个地址输入端个地址输入端2 2个

31、互补输出端个互补输出端输输 入入输输 出出使使 能能选选 择择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD774HC151的功能表的功能表当当E=1时，时，Y=0。当当E=0时时比较两式，知比较两式，知D3=D5=D6=D7=1D0=D1=D2=D4=0D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10例例试用试用8选选1数据选择器数据选择器74HC151产生逻辑函数产生逻辑函数解解:数据选择器组成逻辑函数产生器数据选择器组成逻辑函数产生器3 3、数据选择器、数据选择器74HC151的的应用

32、应用用两片用两片74HC151组成二位八选一的数据选择器组成二位八选一的数据选择器数据选择器的扩展数据选择器的扩展位的扩展位的扩展字的扩展字的扩展 将将两片两片74HC151连接成一个连接成一个16选选1的数据选择器的数据选择器 实现并行数据到串行数据的转换实现并行数据到串行数据的转换1、1位数值比较器位数值比较器数值比较器：数值比较器：对两个对两个1位数字进行比较（位数字进行比较（A、B），），以判断其大小的逻辑电路。以判断其大小的逻辑电路。输入：两个一位二进制数输入：两个一位二进制数A、B。输出：输出：FBA=1，表示，表示A大于大于BFBABA=FBAABBA+=FBA=一位数值比较器真

33、值表一位数值比较器真值表10011001010101010000FA=BFABBA输输出出输输入入2、2位数值比较器位数值比较器输入：两个输入：两个2 2位二进制数位二进制数A=A1 A0、B=B1 B0能否用能否用1 1位数值比较器设计两位数值比较器位数值比较器设计两位数值比较器?当高位当高位（A1、B1）不相等时，无需比较低位（）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。），高位比较的结果就是两个数的比较结果。当高位相等时，两数的比较结果由低位比较的结果当高位相等时，两数的比较结果由低位比较的结果决定。决定。用一位数值比较器设计多位数值比较器的原则用一位数值

34、比较器设计多位数值比较器的原则 真值表真值表001010100A0B0A0B0A0=B0A1=B1A1=B1A1=B1010A1B1FA=BFABA0B0A1B1输输 出出输输 入入FAB=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0B=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0BIABFA B3HLLA3 B2HLLA3=B3A2 B1HLLA3=B3A2=B2A1 B0HLLA3=B3A2=B2A1=B1A0 FBA FBA=高位片高位片

35、输出输出低位片低位片B3A3B0A0B7A7B4A4用用7 74HC85组成组成1616位数值比较器的并联扩展方式位数值比较器的并联扩展方式B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12输出输出4.4.5 4.4.5 算术运算电路算术运算电路半加器：半加器：不考虑低位来的进位的相加不考虑低位来的进位的相加全加器：全加器：考虑低位进位的相加考虑低位进位的相加 1 1、半加器和全加器、半加器和全加器（1 1）1 1位半加器（位半加器（HalfAdder）半加器的真值表半加器的真值表 逻辑表达式逻辑表达式1000C011110101000SBA 半加器的真值表半加器的真

36、值表BABAS+=C=AB（2 2）全加器（全加器（FullAdder）1110100110010100全加器真值表全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。并根据求和结果给出该位的进位信号。111011101001110010100000C0SCiBA 于是可得全加器的逻辑表达式为于是可得全加器的逻辑表达式为 你能用你能用74HC15174HC138设计设计全加器吗全加器吗?用这两种器件组成逻辑函数产生电路用这两种器件组成逻辑函数产生电路,有什么不同有什么不同?（1 1）串行进位加法器）串行

37、进位加法器如何用如何用1 1位全加器实现两个四位二进制数相加？位全加器实现两个四位二进制数相加？A3A2A1A0+B3B2B1B0=?低位的进位信号送给邻近高位作为输入信号，采用低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器电路简单，但运算速度不高。串行进位加法器电路简单，但运算速度不高。2 2、多位数加法器、多位数加法器0 0 （2 2）超前进位加法器）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的

38、进位信号。位信号，而无需等待最低位的进位信号。超前进位集成超前进位集成4位位加法器加法器74HC283 74HC283逻辑框图逻辑框图 74HC283引脚图引脚图提高了运算速度提高了运算速度3 3、减法运算、减法运算 在实际应用中，通常是将减法运算变为加法运在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。算来处理，即采用加补码的方法完成减法运算。若若n位二进制的原码为位二进制的原码为N原原，则与它相对应的，则与它相对应的2的补码为的补码为N补补=2N N原原补码与反码的关系式补码与反码的关系式N补补=N反反+1则则A B=A+B补补 2n=A+B反反+1 2n

39、1 1）A B 0的情况的情况2 2）A B0的情况的情况 结果结果表明，在表明，在AB 0时，时，进位信号为进位信号为1，所得的差就是差，所得的差就是差的原码。的原码。AB0时，进位信号时，进位信号为为0 0，所得的差是差绝对值的补码。，所得的差是差绝对值的补码。A=0101，B=0001A=0001，B=010110100011000110输出为原码的输出为原码的4 4位减法运算逻辑图位减法运算逻辑图4.5 4.5 组合可编程逻辑器件组合可编程逻辑器件 可编程逻辑器件是一种可以由用户定义和可编程逻辑器件是一种可以由用户定义和设置逻辑功能的器件。该类器件具有逻辑功能设置逻辑功能的器件。该类器

40、件具有逻辑功能实现灵活、集成度高、处理速度快和可靠性高实现灵活、集成度高、处理速度快和可靠性高等特点。等特点。4.5.1 PLD4.5.1 PLD的结构、表示方法及分类的结构、表示方法及分类与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出输出电路电路输出函数输出函数反馈输入信号反馈输入信号可由或阵列直接输出，构成组合输出；可由或阵列直接输出，构成组合输出；通过寄存器输出，构成时序方式输出通过寄存器输出，构成时序方式输出。1、PLD的基本结构的基本结构与门与门阵列阵列或门或门阵列阵列乘积项乘积项和项和项互补互补输入输入2、PL

41、D的的逻辑符号表示方法逻辑符号表示方法(1)(1)连接的方式连接的方式 被编程接通单元被编程接通单元 (2)(2)基本门电路的表示方式基本门电路的表示方式F1=ABC与门与门或门或门A B C DF1AB C&L AB C1L DF1=A+B+C+D三态输出缓冲器三态输出缓冲器输出恒等于输出恒等于0 0的与门的与门输出为输出为1 1的与门的与门输入缓冲器输入缓冲器(3)(3)编程连接技术编程连接技术PLD表示的与门表示的与门熔丝工艺的与门原理图熔丝工艺的与门原理图一次编程一次编程VCC+(5V)R 3kW WL D1 D2 D3 A B C 高电平高电平A、B、C有一个输入低电平有一个输入低电

42、平0VA、B、C三个都输入高电平三个都输入高电平+5V5V0V5V低电平低电平L VCCA B C D 5V5V5VL=ABC连接连接连接连接连接连接断开断开A、B、C 中有一个为中有一个为0A、B、C 都为都为1输出为输出为0；输出为输出为1。L=AC断开断开连接连接连接连接断开断开L=ABCXX器件的开关状态不同器件的开关状态不同,电路实现逻辑函数也就不同电路实现逻辑函数也就不同101111浮栅浮栅MOSMOS管代替管代替“熔丝熔丝”3、PLD的分类的分类PROMPLAPALGAL低密度可编程逻辑器件低密度可编程逻辑器件（LDPLD）CPLDFPGA高密度可编程逻辑器件高密度可编程逻辑器件

43、（HDPLD）可编程逻辑器件可编程逻辑器件（PLD）按集成密度划分为按集成密度划分为按结构特点划分按结构特点划分n简单简单PLD(PAL，GAL)n复杂的可编程器件复杂的可编程器件(CPLD):CPLD的代表芯片如：的代表芯片如：Altera的的MAX系列系列n现场可编程门阵列现场可编程门阵列(FPGA)按按PLD中的与、或阵列是否编程分中的与、或阵列是否编程分n与阵列、或阵列均可编程与阵列、或阵列均可编程(PLA)n与阵列固定，或阵列可编程与阵列固定，或阵列可编程(PROM)n与阵列可编程，或阵列固定与阵列可编程，或阵列固定(PAL和和GAL等等)4.5.2 4.5.2 组合逻辑电路的组合逻

44、辑电路的 PLD PLD 实现实现例例 由由PLA构成的逻辑电路如构成的逻辑电路如图所示，试写出该电路的逻辑图所示，试写出该电路的逻辑表达式表达式。写出该电路的逻辑表达式：写出该电路的逻辑表达式：集成电路总结集成电路总结编码器编码器 CD4532 CD4532 优先优先8 8线线-3-3线编码器线编码器译码器译码器 74HC139 74HC139 双双2 2线线-4-4线译码器线译码器 74HC138 74HC138 3 3线线-8-8线译码器线译码器 74HC42 74HC42 二二-十进制译码器十进制译码器 74HC4511 74HC4511 七段显示译码器七段显示译码器数据选择器数据选择器 74HC151 74HC151 8 8选选1 1数据选择器数据选择器数值比较器数值比较器 74HC85 74HC85 4 4位数值比较器位数值比较器加法器加法器 74HC283 74HC283 4 4位加法器位加法器本章作业本章作业P193 4.1.5（逻辑电路的分析）P194 4.2.1（逻辑电路的设计）P196 4.4.6（74HC138的应用）P197 4.4.14（74HC4511的应用）P198 4.4.21(1)（74HC151的应用）