微机原理第5章期末复习.ppt

《微机原理第5章期末复习.ppt》由会员分享，可在线阅读，更多相关《微机原理第5章期末复习.ppt（88页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1第第5 5章章存储器系统2主要内容：n存存储器系器系统的概念的概念n半半导体存体存储器的分器的分类及其特点及其特点n半半导体存体存储芯片的外部特性及其与系芯片的外部特性及其与系统的的连接接n存存储器接口器接口设计（存（存储器器扩展技展技术）n高速高速缓存存35.1 概 述主要内容：主要内容：n存存储器系器系统及其主要技及其主要技术指指标n半半导体存体存储器的分器的分类及特点及特点n两两类半半导体存体存储器的主要区器的主要区别4一、存储器系统51.存储器系统的一般概念n将两个或两个以上速度、容量和价格各不相同将两个或两个以上速度、容量和价格各不相同 的存的存储器用硬件、器用硬件、软件或件或软硬

2、件相硬件相结合的方法合的方法 连接起来接起来n系系统的存的存储速度接近最快的存速度接近最快的存储器，容量接近器，容量接近 最大的存最大的存储器。器。构成存储系统。构成存储系统。62.两种存储系统n在一般在一般计算机中主要有两种存算机中主要有两种存储系系统：Cache存储系统存储系统主存储器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器7Cache存储系统n对程序程序员是透明的是透明的n目目标：n提高存提高存储速度速度Cache主存储器主存储器8虚拟存储系统n对应用程序用程序员是透明的。是透明的。n目目标：n扩大存大存储容量容量主存储器主存储器磁

3、盘存储器磁盘存储器93.主要性能指标n存存储储容量容量（S S）（字（字节、千字、千字节、兆字、兆字节等）等）n存取存取时间时间（T T）（与系（与系统命中率有关）命中率有关）n命中率（命中率（H H）nT=H*TT=H*T1 1+（1-H1-H）*T T2 2n单位容量价格（位容量价格（C C）n访问效率（效率（e e）104.微机中的存储器 通用寄存器组及通用寄存器组及 指令、数据缓冲栈指令、数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机外存储器脱机外存储器脱机外存储器片内存储部件片内存储部件内存储部件内存储部件外存储部件外存储部件11二、半导体存储器121.半导体存储器n半半

4、导体存体存储器由能器由能够表示二表示二进制数制数“0”和和“1”的、具有的、具有记忆功能的半功能的半导体器件体器件组成。成。n能存放一位二能存放一位二进制数的半制数的半导体器件称体器件称为一个存一个存 储元。元。n若干存若干存储元构成一个存元构成一个存储单元。元。132.半导体存储器的分类n内存内存储器器随机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）14随机存取存储器（RAM）nRAM静态存储器（静态存储器（SRAM）动态存储器（动态存储器（DRAM）15只读存储器（ROM）n只只读存存储器器掩模掩模ROM一次性可写一次性可写ROMEPROMEEPROM163.主要技

5、术指标n存存储容量容量n存存储单元个数元个数每每单元的二元的二进制数位数制数位数n存取存取时间n实现一次一次读/写所需要的写所需要的时间n存取周期存取周期n连续启启动两次独立的存两次独立的存储器操作所需器操作所需间隔的最小隔的最小时间n可靠性可靠性n功耗功耗175.2 随机存取存储器掌握：掌握：nSRAM与与DRAM的主要特点的主要特点n几种常用存几种常用存储器芯片及其与系器芯片及其与系统的的连接接n存存储器器扩展技展技术18一、静态存储器SRAM191.SRAM的特点n存存储元由双元由双稳电路构成，存路构成，存储信息信息稳定。定。p196202.典型SRAM芯片掌握：掌握：n主要引脚功能主要

6、引脚功能n工作工作时序序n与系与系统的的连接使用接使用21典型SRAM芯片SRAM6264：n容量：容量：8K X 8bn外部引外部引线图226264芯片的主要引线n地址地址线：A0-A12；n数据数据线：D0-D7；n输出允出允许信号：信号：OE；n写允写允许信号：信号：WE；n选片信号：片信号：CS1，CS2。236264的工作过程n读操作操作n写操作写操作 工作时序工作时序243.8088总线信号8 80 08 88 8总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 存储器存储器输入输入/输出输出RD、WR254.6264芯片与系统的连接D0D7A0A12WEOECS1

7、CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7SRAM 62648088总线总线+5V 265.存储器编址001100001111000001011010低位地址（片内地址）低位地址（片内地址）高位地址（选片地址）高位地址（选片地址）27存储器地址片选地址片选地址片内地址片内地址高位地址高位地址低位地址低位地址内存地址内存地址286264芯片的编址片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地

8、址29存储器编址001100001111000001011010CS00译译码码器器1CS306.译码电路n将将输入的一入的一组高位地址信号通高位地址信号通过变换，产 生一个有效的生一个有效的输出信号，用于出信号，用于选中某一个中某一个 存存储器芯片，从而确定了器芯片，从而确定了该存存储器芯片在器芯片在 内存中的地址范内存中的地址范围。n将将输入的一入的一组二二进制制编码变换为一个特定一个特定 的的输出信号。出信号。31译码方式n全地址全地址译码n部分地址部分地址译码32全地址译码n用全部的高位地址信号作用全部的高位地址信号作为译码信号，使信号，使 得存得存储器芯片的每一个器芯片的每一个单元都

9、占据一个唯元都占据一个唯 一的内存地址。一的内存地址。33全地址译码例A19A18A17A16A15A14A13&1CS11SRAM 6264CS2+5V01111000346264芯片全地址译码例片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址该6264芯片的地址范芯片的地址范围=F0000HF1FFFH35全地址译码例n若已知某若已知某SRAM 6264芯片在内存中的地址芯片在内存中的地址为：3E000H3FFFFHn试画出

10、将画出将该芯片芯片连接到系接到系统的的译码电路。路。36全地址译码例n设计步步骤：n写出地址范写出地址范围的二的二进制表示；制表示；n确定各高位地址状确定各高位地址状态；n设计译码器。器。片首地址片首地址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址37全地址译码例A19A18A17A16A15A14A13&1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V0011111038部分地址译码n用部分高位地址信号（而不是全部

11、）作用部分高位地址信号（而不是全部）作为译码 信号，使得被信号，使得被选中存中存储器芯片占有几器芯片占有几组不同不同 的地址范的地址范围。39部分地址译码例两两组地址：地址：F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址：1110001011000，111100040应用举例n将将SRAM 6264芯片与系芯片与系统连接，使其地接，使其地址范址范围为：38000H39FFFH。n使用使用74LS138译码器构成器构成译码电路。路。41存储器芯片与系统连接例n由由题知地址范知地址范围：0 0 1 1 1

12、0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A042应用举例D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY043二、动态随机存储器DRAM441.DRAM的特点n存存储元主要由元主要由电容构成；容构成；n主要特点：主要特点：n需要需要定定时刷新刷新。452.典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个采用行地址和列地址来确定一个单元；元；n行列地址分行列地址分时传送，送，共用一共用一组地址信号地址信号线；n地址信号地址信号

13、线的数量的数量仅 为同等容量同等容量SRAM芯芯 片的一半。片的一半。46主要引线n 行地址行地址选通信号。用于通信号。用于锁存行地址；存行地址；n 列地址列地址选通信号。通信号。n地址地址总线上先送上行地址，后送上列地址，它上先送上行地址，后送上列地址，它们 分分别在在#RAS和和#CAS有效期有效期间被被锁存在存在锁存器中。存器中。nDIN：数据数据输入入nDOUT：数据数据输出出WE=0WE=1n WE：写允写允许信信号号RAS：CAS：数据写入数据写入数据读出数据读出47工作原理n数据数据读出出n数据写入数据写入n刷新刷新工作时序工作时序48刷新n将存放于每位中的信息将存放于每位中的信

14、息读出再照原出再照原样写写 入原入原单元的元的过程程-刷新刷新刷新时序刷新时序493.2164A在系统中的连接与系统连接图与系统连接图502164A在系统中的连接nDRAM 2164A与系与系统连接的几点接的几点说明：明：n芯片上的每个芯片上的每个单元中只存放元中只存放1位二位二进制制码，每字，每字节数据分数据分别存存放在放在8片芯片中；片芯片中；n系系统的每一次的每一次访存操作需同存操作需同时访问8片片2164A芯片，芯片，该8片芯片芯片必片必须具有完全相同的地址；具有完全相同的地址；n芯片的地址芯片的地址选择是按行、列分是按行、列分时传送，由系送，由系统的低的低8位送出行位送出行地址，高地

15、址，高8位送出列地址。位送出列地址。n结论：n每每8片片2164A构成一个存构成一个存储体（体（单独一片独一片则无意无意义）；）；n每个存每个存储体内的所有芯片具有相同的地址（片内地址），体内的所有芯片具有相同的地址（片内地址），应同同时被被选中，中，仅有数据信号由各片分有数据信号由各片分别引出。引出。三、存储器扩展技术（内存储器设计）（内存储器设计）521.存储器扩展n用多片存用多片存储芯片构成一个需要的内存空芯片构成一个需要的内存空间；n各各存存储器器芯芯片片在在整整个个内内存存中中占占据据不不同同的的地地址址范范围；n任一任一时刻刻仅有一片（或一有一片（或一组）被）被选中。中。n存存储器

16、芯片的存器芯片的存储容量等于：容量等于：单元数元数每每单元的位数元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长532.存储器扩展方法n位位扩展展n字字扩展展n字位字位扩展展扩展字展字长扩展展单元数元数既既扩展字展字长也也扩展展单元数元数54位扩展n构成内存的存构成内存的存储器芯片的字器芯片的字长小于内存小于内存单元元 的字的字长时需需进行位行位扩展。展。n位位扩展：每展：每单元字元字长的的扩展。展。55位扩展例n用用8片片2164A芯片构成芯片构成64KB存存储器。器。LS158A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.56位扩展方

17、法：n将每片的地址将每片的地址线、控制、控制线并并联，数据，数据线分分 别引出。引出。n位位扩展特点：展特点：n存存储器的器的单元数不元数不变，位数增加。，位数增加。57字扩展n地址空地址空间的的扩展展n芯片每个芯片每个单元中的字元中的字长满足，但足，但单元数不元数不满足。足。n扩展原展原则：n每个芯片的地址每个芯片的地址线、数据、数据线、控制、控制线并并联。n片片选端分端分别引出，以使每个芯片有不同的地址范引出，以使每个芯片有不同的地址范围。58A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W

18、字扩展示意图59字扩展例n用两片用两片64K8位的位的SRAM芯片构成容量芯片构成容量为128KB的存的存储器器n两芯片的地址范两芯片的地址范围分分别为：n20000H2FFFFHn30000H3FFFFH 60字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1：0 0 1 0n 芯片芯片2：0 0 1 1A19A18A17A16芯片芯片1芯片芯片261字位扩展n设计过程：程：n根据内存容量及芯片容量确定所需存根据内存容量及芯片容量确定所需存储芯片数；芯片数；n进行位行位扩展以展以满足字足字长要求；要求；n进行字行字

19、扩展以展以满足容量要求。足容量要求。n若已有存若已有存储芯片的容量芯片的容量为LKLK，要构成容量要构成容量为M NM N的存的存储器，需要的芯片数器，需要的芯片数为：（M/L）（N/K）62字位扩展例n用用32Kb芯片构成芯片构成256KB的内存。的内存。635.35.3 只读存储器（ROMROM）nEPROMnEEPROM（紫外线擦除）紫外线擦除）（电擦除）电擦除）64一、EPROM651.特点n可多次可多次编程写入；程写入；n掉掉电后内容不后内容不丢失；失；n内容的擦除需用紫外内容的擦除需用紫外线擦除器。擦除器。662.EPROM 2764n8K8bit芯片芯片n地址信号：地址信号：A0

20、 A12n数据信号：数据信号：D0 D7n输出信号：出信号：OEn片片选信号：信号：CEn编程脉冲程脉冲输入：入：PGMn其引脚与其引脚与SRAM 6264完全兼容完全兼容.672764的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入：编程写入：每出现一个编程负脉冲就写入一个字节数据每出现一个编程负脉冲就写入一个字节数据68二、二、EEPROM691.特点n可在可在线编程写入；程写入；n掉掉电后内容不后内容不丢失；失；n电可擦除。可擦除。702.典型EEPROM芯片98C64An8K8bit芯片；芯片；n13根地址根地址线（A0 A12

21、）；n8位数据位数据线（D0 D7）；）；n输出允出允许信号（信号（OE）；）；n写允写允许信号（信号（WE）；）；n选片信号（片信号（CE）；）；n状状态输出端（出端（READY/BUSY）。713.工作方式n数据数据读出出n编程写入程写入n擦除擦除字节写入：每一次字节写入：每一次BUSY正脉冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY正脉冲写正脉冲写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片724.EEPROM的应用n可通可通过程序程序实现对芯片的芯片的读写；写；n仅当

22、当READY/BUSY=1时才能才能进行行“写写”操作操作n“写写”操作的方法：操作的方法：n根据参数定根据参数定时写入写入n通通过判断判断READY/BUSY端的状端的状态进行写入行写入n仅当该端为高电平时才可写入下一个字节。仅当该端为高电平时才可写入下一个字节。P215例例73四、闪速EEPROM特点：特点：n通通过向内部控制寄存器写入命令的方法向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。74工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写

23、软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起755.45.4 高速缓存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分的分级体系体系结构构76Cache的基本概念n设置置Cache的理由：的理由：nCPU与主存之与主存之间在在执行速度上存在行速度上存在较大差异；大差异；n高速存高速存储器芯片的价格器芯片的价格较高；高；n设置置Cache的条件：的条件：n程序的局部性原理程序的局部性原理n时间局部性：时间局部性：n最近的访问项可能在不久的将来再次被访问最近的访

24、问项可能在不久的将来再次被访问n空间局部性空间局部性：n一个进程所访问的各项，其地址彼此很接近一个进程所访问的各项，其地址彼此很接近77Cache的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中78Cache的命中率n访问内存内存时，CPU首先首先访问Cache，找到，找到则 “命中命中”，否，否则为“不命中不命中”。n命中率影响系命中率影响系统的平均存取速度。的平均存取速度。Cache存存储器系器系统的平均存取速度的平均存取速度=Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率nCache与内存的空与内存的空间比一般比一般为：1 12

25、879Cache的读写操作读操作读操作写操作写操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式80贯穿读出式CPUCache主主 存存n CPU CPU对主存的所有数据请求都首先送到对主存的所有数据请求都首先送到CacheCache，在在CacheCache中查找。中查找。n 若若命中，切断命中，切断CPUCPU对主存的请求，并将数据送出；对主存的请求，并将数据送出；n 如果不命中，则将数据请求传给主存如果不命中，则将数据请求传给主存。81旁路读出式nCPU向向Cache和主存同和主存同时发时发出出数据数据请求。求。n命中，命中，则则Cache将数据回送将数据回送给给CPU

26、，并同并同时中断中断CPU对对主主 存的存的请请求；求；n若不命中，若不命中，则则Cache不做任何不做任何动动作，由作，由CPU直接直接访问访问主存主存CPUCache主主 存存82写穿式n从从CPU发出的写信号送出的写信号送Cache的同的同时也写入主存。也写入主存。CPUCache主主 存存83回写式（写更新）n数据一般只写到数据一般只写到Cache，当当Cache中的数据中的数据被再次更新被再次更新时，将原更新的数据写入主存相，将原更新的数据写入主存相应单元，并接受新的数据。元，并接受新的数据。CPUCache主主 存存更新更新写入写入84Cache的分级体系结构n一一级Cache：容

27、量一般容量一般为8KB-64KBn一一级Cache集成在集成在CPU片内。片内。L1 Cache分分为指令指令Cache和数据和数据Cache。使指令和数据的使指令和数据的访问互不影互不影响。响。指令指令Cache用于存放用于存放预取的指令。数据取的指令。数据Cache中存放指令的操作数。中存放指令的操作数。n二二级Cache：容量一般容量一般为128KB-2MBn在在Pentium之后的微之后的微处理器芯片上都配置了二理器芯片上都配置了二级Cache，其工作，其工作频率与率与CPU内核的内核的频率相同。率相同。85Cache的分级体系结构n系系统中的二中的二级Cache CPU L1Cach

28、eL2Cache速度和存储速度和存储容量兼备容量兼备提高存取速度提高存取速度主主 存存提供存储容量提供存储容量86IBM PC/XTIBM PC/XT存储器的空间分配00000H9FFFFHBFFFFHFFFFFHRAM区区 640KB保留区保留区 128KBROM区区 256KB87本章主要应掌握的知识点n译码电路路设计n半半导体存体存储器系器系统设计nSRAM存存储器系器系统设计nEPROM和和EEPROM与系与系统的的连接及其接及其读操作或操作或读、写操作。写操作。88第5章应注意的几点n基本概念：基本概念：n不同半不同半导体存体存储器的特点及器的特点及应用用场合合nCacheCache的基本概念的基本概念n系系统设计：n存存储器芯片与系器芯片与系统的的连接接n译码电路及其他控制信号路及其他控制信号n存存储器器扩展技展技术能够设计出所需能够设计出所需要的内存储器要的内存储器谢谢!