微机原理与汇编语言第3章说课材料.ppt

《微机原理与汇编语言第3章说课材料.ppt》由会员分享，可在线阅读，更多相关《微机原理与汇编语言第3章说课材料.ppt（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、http:/ yn)的存储器可以根据存储元件的性能、介质和地位的不同进行分类。1按存储所处的地位分（1）内部寄存器组（2）主存储器（3）辅助存储器（4）高速缓冲存储器第二页，共34页。http:/ 2按存储介质分 （1）半导体存储器：用半导体器件组成的存储器。它的有关特性将在下节中详细介绍。（2）磁存储器：用磁性材料组成的存储器。它可分为磁芯存储器和磁表面存储器。现在使用的软盘、硬盘都是利用存储器基质表面的一层磁性介质被磁化后的剩磁状态来记录(jl)数据的，故属于磁表面存储器。（3）光存储器：用光热效应或机械的方法在媒体上存储信息的存储器。根据媒体材料光学性质（如反射率、偏振方向等）的变化来表

2、示所存储的信息，可分为只读型光盘、一次写入型光盘和可读写型光盘。第三页，共34页。http:/ Time），定义为从启动一次存储器操作，到完成该操作所经历的时间。另一个参数，这就是存储周期TMC（Memory Cycle），把启动两次独立的存储器操作之间所需的最小时间间隔定义为存储周期。第四页，共34页。http:/ Time Between Failures）来衡量。MTBF越长，可靠性越高。主存储器常采用纠错(ji cu)编码技术来延长MTBF，从而提高可靠性。4性能/价格比这是一个综合性指标，性能主要包括存储容量、存储速度和可靠性。对不同用途的存储器有不同的要求，例如，对高速缓冲存储器主

3、要要求存储速度快，而对辅助存储器主要要求存储容量大。第五页，共34页。http:/ 存存储储器器内内两两个个连连续续的的字字节节，定定义义为为一一个个字字。一一个个字字中中的的每每个个字字节节，都都有有一一个个字字节节地地址址，每每一一个个字字的的低低字字节节（低低8 8位位）存存放放(cnfng)(cnfng)在在低低地地址址中中，高高字字节节（8 8位位）存存放放(cnfng)(cnfng)在在高高地地址址中中。字字的的地地址址指指低低字字节节的的地地址址。各各位位的的编编号号方方法法是是最最低低位位（LSBLSB）为为位位0 0。一一个个字字节节中中，最最高高位位（MSBMSB）编编号号

4、为为位位7 7；一一个个字字中中最最高高位位的的编编号为位号为位1515。这些约定如图。这些约定如图3.23.2所示。所示。第七页，共34页。http:/ CPU地址总线有20条，存储器地址空间为1MB。但CPU内部可以提供地址的寄存器BX、IP、SP、BP、SI和DI及算术逻辑运算单元ALU都是16位，只能(zh nn)直接处理16位地址，即寻址范围为64KB，因此，扩大寻址范围成为一个难题。8086 CPU巧妙地采用了地址分段方法，将寻址范围扩大到1MB。在8086中，把1MB的存储空间划分成若干个逻辑段，每段最多为空间容量是64KB的存储单元。各逻辑段的起始地址必须是能被16整除的地址，

5、即段的起始地址的低4位二进制码必须是0。一个段的起始地址的高16位被称为该段的段地址（Segment Address）。第八页，共34页。http:/ 任意相邻的两个段地址相距16个存储单元。段内一个存储单元的地址，可用相对于段起始(q sh)地址的偏移量来表示，这个偏移量称为段的偏移地址（Offset Address），也称为有效地址EA（Effective Address）。偏移地址也是16位的，所以，一个段最大可以包括一个64KB的存储空间。由于相邻两个段地址只相距16个单元，所以段与段是互相覆盖的，如图3.3所示。第九页，共34页。http:/ Address），物理地址(dzh)就是

6、存储单元的实际地址(dzh)编码。在CPU与存储器之间进行任何信息交换时，需要利用物理地址(dzh)来查找所需要访问的存储单元。逻辑地址(dzh)（Logic Address）由段地址(dzh)和偏移地址(dzh)两部分组成。段地址(dzh)和偏移地址(dzh)都是无符号的16位二进制数，常用4位十六进制数表示。逻辑地址(dzh)的表示格式为：段地址(dzh)：偏移地址(dzh)。例如2100：0600H表示段地址(dzh)为2100H，偏移地址(dzh)为0600H。上述格式中的段地址(dzh)有时用段寄存器代替。理解了逻辑地址(dzh)，不难得出它对应的物理地址(dzh)为：物理地址(dz

7、h)段地址(dzh)10H偏移地址(dzh)因此2100：0600H的物理地址(dzh)为21600H。在访问存储器时，段地址(dzh)总是由段寄存器提供的。如前所述，8086微处理器的BIU单元内设有4个段寄存器（CS、DS、SS、ES），所以CPU可通过这4个段寄存器来访问4个不同的段。用程序对段寄存器的内容进行修改，可实现访问所有的段。第十页，共34页。http:/ cn)储器的基本结构计算机系统中内存(ni cn)储器的基本结构如图3.5所示，图中显示出了内存(ni cn)与CPU的连接，内部信息的流通是按下述过程进行的。第十一页，共34页。http:/ 1按制造工艺(gngy)分 （

8、1）双极（Bipolar）型 双极型存储器是用TTL（Transistor-Transistor Logic，晶体管晶体管逻辑）电路制成的存储器，其特点是工作速度快，功耗不大，但集成度较低，因此计算机中的高速缓存（Cache）常采用双极型存储器。（2）金属氧化物半导体（Metal-Oxide-Semiconductor）型 单极型存储器是用MOS电路制成的存储器，其特点是集成度高、功耗低、低格便宜，而且随着半导体集成工艺(gngy)和技术的长足进展，目前MOS存储器的工作速度也可以与双极型TTL存储器媲美。单极型存储器通常称为MOS存储器。第十二页，共34页。http:/ Access Mem

9、ory）随机存取存储器也称随机存储器或读写存储器。顾名思义，对这种存储器，信息可以随时写入或读出。一般的RAM芯片，掉电时，信息将会丢失；但目前有些RAM芯片，内部带有电池，掉电后信息亦不丢失，称为非易失的或“不挥发”的RAM（NVRAM）。微机系统中大量(dling)使用MOS型的RAM芯片，根据它的结构和功能，又可分为两种类型。静态（Static）RAM，即SRAM。动态（Dynamic）RAM，即DRAM。第十三页，共34页。http:/ Only Memory）这类存储器中的信息，在正常工作状态(zhungti)下只能读出，不能写入。一般用它来存放固定的程序或数据。通过工厂的制造环节，

10、或采用特殊的编程方法可将信息写入ROM芯片，并能长期加以保存、掉电亦不丢失。所以，ROM属于非易失性存储器件。常用的类型包括如下。掩膜式（Masked）ROM，简称ROM。可编程（Programmable）ROM，即PROM。可擦除（Erasable）PROM，即EPROM。电可擦除（Electrically Erasable）PROM，即EEPROM，也称E2PROM。第十四页，共34页。http:/ 3.3.2随机存取存储器RAM 1静态MOS存储电路 如下图所示是静态RAM的基本存储电路，它是用来(yn li)存储1位二进制信息（“0”或“1”），是组成存储器的基础。在基本存储电路中，T

11、1、T3及T2、T4两个NMOS反相交叉耦合组成双稳态触发器电路。其中T3、T4为负载管，T1、T2为反相管，T5、T6为选通管。T1和T2的状态决定了存储的1位二进制信息。这对交叉耦合晶体管的工作状态是：当一个晶体管导通时，另一个就截止；反之亦然。假设T1导通，T2截止时的状态代表“1”；相反的状态即T2导通，T1截止时的状态代表“0”，即A点的电平高低分别代表“0”或“1”。第十五页，共34页。http:/ 2动态MOS存储电路 常用的动态基本存储电路有4管型和单管型两种，其中单管型由于集成度高而愈来愈被广泛采用。这里以单管基本存储电路为例说明。如图3.7所示为一个NMOS单管动态基本存储

12、电路，它由一个管子T和一个电容(dinrng)C构成。这个基本存储电路所存储的内容是“0”还是“1”是由电容(dinrng)上是否有电荷来决定。第十七页，共34页。http:/ pin)常用的SRAM芯片(xn pin)有2114（1K4位）、6116（2K8位）、6264（8K8位）、62128（16K8位）、62256（32K8位）等多种，常用的DRAM芯片(xn pin)有2164（64K1位）、4116（16K1位）等。第十八页，共34页。http:/ 3可擦可编程的ROM 目前用得最多的可擦可编程的EPROM（Erased Programmable ROM）是采用浮动栅雪崩注入型MO

13、S管构成的。平时(pngsh)，浮动栅上不带电荷，源漏之间不导通，表示存“0”，这种浮动栅管子的栅极是一个被绝缘体隔绝的悬空的电极，开始时，栅上没有电荷，MOS管不导通，都是存“0”；编程时，通过专门装置，利用较高电压（25V）向栅极注入电荷，在栅极下面感应导电沟道，使该管子导通，表示该位存“1”。由于绝缘栅上的电荷很难流失，所以MOS管能够长期保持导通或截止，从而保存有关信息。为了擦除已存入的数据，可利用紫外线，通过芯片表面的石英玻璃窗口照射浮动栅，使栅上电荷通过光电流释放掉，恢复到所有单元都存“0”，擦除存储内容后，还可以重新编程。第二十一页，共34页。http:/ Erasable Pr

14、ogrammable ROM）电路。其擦除机理是在浮动栅上面又增加一个控制栅极。擦除数据时，利用较高的编程电压（21V）加在源极上，控制栅接地，在此电场(din chng)作用下，浮动栅上的电子击穿氧化层进入源区，被外加电源吸收，擦除有关单元，使之处于“0”状态。在下一个写入周期中，再写入新的数据。第二十二页，共34页。http:/ Memory）是在EPROM和E2PROM基础上发展起来的，它与EPROM一样，用单管来存储一位信息，它与E2PROM相同之处是用电来擦除。但是它只能擦除整个区域或整个器件。在源极上加高压VPP，控制(kngzh)栅接地，在电场作用下，浮动栅上的电子越过氧化层进入

15、源极区而全部消失，实现整体擦除或分区擦除。第二十三页，共34页。http:/ 3.4.1存储芯片与CPU的连接 1存储芯片数据线的处理 假定存储器为字节编址结构，系统数据总线的宽度为8位，为此：1）若芯片的数据线正好是8根，说明一次可从芯片中访问到8位数据，此时，芯片的全部(qunb)数据线应与系统的8位数据总线相连。2）若芯片的数据线不足8根，说明一次不能从单一的芯片中访问到8位数据，所以必须在数据的“位方向”上进行扩充，这一扩充方式简称“位扩充”。3.4半导体存储器与CPU的连接(linji)第二十四页，共34页。http:/ 2存储芯片地址线的连接 存储芯片的地址线通常应全部(qunb)

16、与系统的低位地址总线相连。寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”。设某存储芯片有N根地址线，当该芯片被选中时，其地址线将输入N位地址，芯片在其内部进行N2N的译码；译码后的地址范围为00000（N位全0）到11111（N位全1），以下我们将称这种情况为“全0全1”。第二十五页，共34页。http:/ 3 3存储芯片片选端的处理存储芯片片选端的处理 由一个存储芯片或芯片组构成的存储器，其地址单元毕竟有限，由一个存储芯片或芯片组构成的存储器，其地址单元毕竟有限，使用中不一定能满足需要，因此常常需要在使用中不一定能满足需要，因此常常需要在“地址方向地址方向”上加以扩充，上

17、加以扩充，简称为简称为“地址扩充地址扩充”。在系统存在。在系统存在“地址扩充地址扩充”的情况的情况(qngkung)(qngkung)下，下，必须对多个存储芯片或芯片组进行寻址。这一寻址过程，主要通过将系必须对多个存储芯片或芯片组进行寻址。这一寻址过程，主要通过将系统高位地址线与存储芯片片选端相关联的方法来加以实现，但处理上十统高位地址线与存储芯片片选端相关联的方法来加以实现，但处理上十分灵活。分灵活。在处理存储芯片片选端时，更一般的方法，还是将其与系统的高位在处理存储芯片片选端时，更一般的方法，还是将其与系统的高位地址线相关联。这样，只有当高位地址满足一定条件时，才会选中某个地址线相关联。这

18、样，只有当高位地址满足一定条件时，才会选中某个指定的芯片（组）。具体可以有全译码、部分译码与线选法等方法。指定的芯片（组）。具体可以有全译码、部分译码与线选法等方法。第二十六页，共34页。http:/ 所谓“译码”，就是将某个特定的“编码输入”翻译为惟一的“有效输出”的过程。可以举一个日常生活的例子来对“译码”进行说明：设某车间里只有3个控制按钮，要控制8台机器的电源，可以根据3个控制按钮的8种组合状态来分别对应控制8台机器，设控制按钮的开为1，关为0，若当给出编号为011时则表示控制第3台机器；若给出编号为101时则表示控制第5台机器，这时，我们所做的工作就是“译码”。这种译码是“38译码”

19、或“8选1译码”，即对每个3位编码输入，最后仅得到一个有效的输出状态（其余无效）；或者说在8种可能的情况（只控制一台机器）中选取(xunq)其中的一种。第二十七页，共34页。http:/ 如果只有少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组），这种方法被称为“线选译码”。线选译码的优点是构成简单，缺点是地址空间浪费严重。由于有些地址线未参与译码，所以必然(brn)会出现地址重复；此外，当通过线选的芯片（组）增多时，还会出现可用地址空间不连续的情况。第三十页，共34页。http:/ 4存储芯片的读写控制 存储芯片的读写控制，以SRAM最为典型，该类芯片一般具有两个控制端，即输出允

20、许控制端OE和写入允许控制端WE，它们与系统总路线的连接如下：1）OE与系统的读命令线MEMR或RD相连。当芯片被选中，且读命令有效时，存储芯片将外放并驱动(q dn)数据到总线。2）WE与系统的写命令线MEMW或WR相连。当芯片被选中，且写命令有效时，允许总线数据写入存储芯片。第三十一页，共34页。http:/ 5综合例子分析 采用部分译码方式(fngsh)，利用6116（2K8位，SRAM）与2716（2K8位，EPROM）两类芯片来构成8KB的存储器。存储芯片与系统总线的连接示意如下图所示。第三十二页，共34页。http:/ 3.4.2存储器芯片与CPU连接时应注意的问题 （1）CPU总

21、线的负载能力。CPU的输出线直流负载能力为带一个TTL负载。存储器基本上是MOS器件，直流负载很小，主要(zhyo)是电容负载。在小系统中，CPU可同存储器芯片直接相连。而在较大系统中，若存储器负载太大，可加缓冲器或总线驱动器给以驱动。（2）存储器的地址分配和片选问题。（3）控制信号连接问题。（4）CPU的时序和存储器芯片的存取速度的配合第三十三页，共34页。http:/ 8086 CPU有20条地址总线，可直接(zhji)寻址1M字节的存储器地址空间。对8086而言，由于其数据总线是16位的，而这1M字节的存储器地址空间是按字节顺序排列的，因此8086 CPU同存储器连接如右图所示。第三十四页，共34页。