《内部资源介绍》PPT课件.ppt

《《内部资源介绍》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《内部资源介绍》PPT课件.ppt（87页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第2章章 内部资源介绍内部资源介绍2.1 2.1 基本结构基本结构 1、引脚、引脚 LF240 x LF240 x系列的系列的系列的系列的DSPDSP芯片中，不同型号芯片的芯片中，不同型号芯片的芯片中，不同型号芯片的芯片中，不同型号芯片的引脚数是不同的。引脚数是不同的。引脚数是不同的。引脚数是不同的。如如如如LF2407ALF2407A有有有有144144个引脚，个引脚，个引脚，个引脚，LF2406ALF2406A有有有有100100个引脚，等等个引脚，等等个引脚，等等个引脚，等等。下面是TMS320LF2407A 引脚封装及其结构图 2.1 2.1 基本结构基本结构 1、引脚、引脚 LF2

2、40 x LF240 x系列的系列的系列的系列的DSPDSP芯片中，不同型号芯片的芯片中，不同型号芯片的芯片中，不同型号芯片的芯片中，不同型号芯片的引脚数是不同的。引脚数是不同的。引脚数是不同的。引脚数是不同的。如如如如LF2407ALF2407A有有有有144144个引脚，个引脚，个引脚，个引脚，LF2406ALF2406A有有有有100100个引个引个引个引脚，等等脚，等等脚，等等脚，等等 2.1 2.1 基本结构基本结构 1、引脚、引脚 LF240 x LF240 x系列的系列的系列的系列的DSPDSP芯片中，不同型号芯片的芯片中，不同型号芯片的芯片中，不同型号芯片的芯片中，不同型号芯片

3、的引脚数是不同的。引脚数是不同的。引脚数是不同的。引脚数是不同的。如如如如LF2407ALF2407A有有有有144144个引脚，个引脚，个引脚，个引脚，LF2406ALF2406A有有有有100100个引个引个引个引脚，等等脚，等等脚，等等脚，等等 各引脚按功能可分为以下各引脚按功能可分为以下各引脚按功能可分为以下各引脚按功能可分为以下8 8部分：表分类列出了分部分：表分类列出了分部分：表分类列出了分部分：表分类列出了分别列出了别列出了别列出了别列出了TMS320LF240 xTMS320LF240 x各引脚及其功能。各引脚及其功能。各引脚及其功能。各引脚及其功能。(1)(1)事件管理器（事

4、件管理器（事件管理器（事件管理器（EVBEVB和和和和EVBEVB）引脚；）引脚；）引脚；）引脚；(2)ADC(2)ADC模数转换器引脚模数转换器引脚模数转换器引脚模数转换器引脚(3)(3)通信模块（通信模块（通信模块（通信模块（CAN/SPI/SCICAN/SPI/SCI）引脚；）引脚；）引脚；）引脚；(4)(4)外部中断与时钟引脚；外部中断与时钟引脚；外部中断与时钟引脚；外部中断与时钟引脚；(5)(5)地址地址地址地址/数据及存储器控制信号引脚；数据及存储器控制信号引脚；数据及存储器控制信号引脚；数据及存储器控制信号引脚；(6)(6)振荡器振荡器振荡器振荡器/PLL/FLASH/BOOT/

5、PLL/FLASH/BOOT引导程序及其它引脚；引导程序及其它引脚；引导程序及其它引脚；引导程序及其它引脚；(7)JTAG(7)JTAG仿真测试引脚；仿真测试引脚；仿真测试引脚；仿真测试引脚；(8)(8)电源引脚。电源引脚。电源引脚。电源引脚。表事件管理器A（EVB）引脚引脚名称引脚名称引脚名称引脚名称引脚号引脚号引脚号引脚号引脚功能引脚功能引脚功能引脚功能CAP1/QEP1/IOPA3CAP1/QEP1/IOPA38383EVBEVB模模块块的捕的捕获输获输入入#1/#1/正交正交编码编码脉冲脉冲输输入入#1/#1/通用通用IO()IO()CAP2/QEP2/IOPA4CAP2/QEP2/I

6、OPA47979EVBEVB模模块块的捕的捕获输获输入入#2/#2/正交正交编码编码脉冲脉冲输输入入#2/#2/通用通用IO()IO()CAP3/IOPA5CAP3/IOPA57575EVBEVB模模块块的捕的捕获输获输入入#3/#3/通用通用IO()IO()PWM1/IOPA6PWM1/IOPA65656EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#1/#1/通用通用IO()IO()PWM2/IOPA7PWM2/IOPA75454EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#2/#2/通用通用IO()IO()PWM3/IOPB0PWM3/IOPB052

7、52EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#3/#3/通用通用IO()IO()PWM4/IOPB1PWM4/IOPB14747EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#4/#4/通用通用IO()IO()PWM5/IOPB2PWM5/IOPB24444EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#5/#5/通用通用IO()IO()PWM6/IOPB3PWM6/IOPB34040EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#6/#6/通用通用IO()IO()T1PWM/T1CMP/IOT1PWM/T1CMP/

8、IOPB4PB41616EVBEVB模模块块的通用定的通用定时时器器1 1（TMR1TMR1）比）比较输较输出出/通用通用IO()IO()T2PWM/T2CMP/IOT2PWM/T2CMP/IOPB5PB51818EVBEVB模模块块的通用定的通用定时时器器2 2（TMR2TMR2）比）比较输较输出出/通用通用IO()IO()TDIRA/IOPB6TDIRA/IOPB61414通用定通用定时时器方向器方向选择选择（EVBEVB）/通用通用IO()IO()；若；若TDIRA=1TDIRA=1，为为加加计计数，否数，否则为则为减减计计数。数。TCLKINA/IOPB7TCLKINA/IOPB737

9、37EVBEVB定定时时器的外部器的外部时钟输时钟输入入/通用通用IO()IO()（该该定定时时器也可用内部器也可用内部时时钟钟）表事件管理器B（EVB）引脚引脚名称引脚名称引脚名称引脚名称引脚号引脚号引脚号引脚号引脚功能引脚功能引脚功能引脚功能CAP4/QEP3/IOPE7CAP4/QEP3/IOPE78888EVBEVB模模块块的捕的捕获输获输入入#4/#4/正交正交编码编码脉冲脉冲输输入入#3/#3/通用通用IO()IO()CAP5/QEP4/IOPF0CAP5/QEP4/IOPF08181EVBEVB模模块块的捕的捕获输获输入入#5/#5/正交正交编码编码脉冲脉冲输输入入#4/#4/通

10、用通用IO()IO()CAP6/IOPF1CAP6/IOPF16969EVBEVB模模块块的捕的捕获输获输入入#6/#6/通用通用IO()IO()PWM7/IOPE1PWM7/IOPE16565EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#7/#7/通用通用IO()IO()PWM8/IOPE2PWM8/IOPE26262EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#8/#8/通用通用IO()IO()PWM9/IOPE3PWM9/IOPE35959EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#9/#9/通用通用IO()IO()PWM10

11、/IOPE4PWM10/IOPE45555EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#10/#10/通用通用IO()IO()PWM11/IOPE5PWM11/IOPE54646EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#11/#11/通用通用IO()IO()PWM12/IOPE6PWM12/IOPE63838EVBEVB模模块块的比的比较较/PWM/PWM输输出引脚出引脚#12/#12/通用通用IO()IO()T3PWM/T3CMP/IOPFT3PWM/T3CMP/IOPF2 28 8EVBEVB模模块块的通用定的通用定时时器器3 3（TMR3TMR

12、3）比）比较输较输出出/通用通用IO()IO()T4PWM/T4CMP/IOPFT4PWM/T4CMP/IOPF3 36 6EVBEVB模模块块的通用定的通用定时时器器4 4（TMR4TMR4）比）比较输较输出出/通用通用IO()IO()TDIRB/IOPF4TDIRB/IOPF42 2通用定通用定时时器方向器方向选择选择（EVBEVB）/通用通用IO()IO()；若；若TDIRB=1TDIRB=1，为为加加计计数，否数，否则为则为减减计计数。数。TCLKINB/IOPF5TCLKINB/IOPF5126126EVBEVB定定时时器的外部器的外部时钟输时钟输入入/通用通用IO()IO()（该该

13、定定时时器也可用内部器也可用内部时时钟钟）表2.3 ADC模数转换器引脚引脚名称引脚名称引脚名称引脚名称引脚号引脚号引脚号引脚号引脚功能引脚功能引脚功能引脚功能ADCIN00ADCIN00112112ADCADC模模拟输拟输入引脚入引脚#0#0ADCIN01ADCIN01110110ADCADC模模拟输拟输入引脚入引脚#1#1ADCIN02ADCIN02107107ADCADC模模拟输拟输入引脚入引脚#2#2ADCIN03ADCIN03105105ADCADC模模拟输拟输入引脚入引脚#3#3ADCIN04ADCIN04103103ADCADC模模拟输拟输入引脚入引脚#4#4ADCIN05ADC

14、IN05102102ADCADC模模拟输拟输入引脚入引脚#5#5ADCIN06ADCIN06100100ADCADC模模拟输拟输入引脚入引脚#6#6ADCIN07ADCIN079999ADCADC模模拟输拟输入引脚入引脚#7#7ADCIN08ADCIN08113113ADCADC模模拟输拟输入引脚入引脚#8#8ADCIN09ADCIN09111111ADCADC模模拟输拟输入引脚入引脚#9#9ADCIN10ADCIN10109109ADCADC模模拟输拟输入引脚入引脚#10#10ADCIN11ADCIN11108108ADCADC模模拟输拟输入引脚入引脚#11#11ADCIN12ADCIN12

15、106106ADCADC模模拟输拟输入引脚入引脚#12#12ADCIN13ADCIN13104104ADCADC模模拟输拟输入引脚入引脚#13#13ADCIN14ADCIN14101101ADCADC模模拟输拟输入引脚入引脚#14#14ADCIN15ADCIN159898ADCADC模模拟输拟输入引脚入引脚#15#15V VREFHIREFHI115115ADCADC模模拟输拟输入高入高电电平参考平参考电压输电压输入端入端V VREFLOREFLO114114ADCADC模模拟输拟输入低入低电电平参考平参考电压输电压输入端入端V VCCACCA116116ADCADC模模拟拟供供电电压电电压（

16、3.3V3.3V）V VSSASSA117117ADCADC模模拟拟地地表2.4 通信模块（CAN/SPI/SCI）引脚引脚名称引脚名称引脚名称引脚名称引脚号引脚号引脚号引脚号引脚功能引脚功能引脚功能引脚功能CANRX/IOPC7CANRX/IOPC77070CANCAN接收数据接收数据/通用通用IO()IO()CANTX/IOPC6CANTX/IOPC67272CANCAN发发送数据送数据/通用通用IO()IO()SCITXD/IOPPASCITXD/IOPPA0 02525SCISCI发发送数据送数据/通用通用IO()IO()SCIRXD/IOPPASCIRXD/IOPPA1 12626S

17、CISCI接收数据接收数据/通用通用IO()IO()SPICLK/IOPC4SPICLK/IOPC43535SPISPI时钟时钟/通用通用IO()IO()SPISIMO/IOPC2SPISIMO/IOPC23030SPISPI从从动输动输入主控入主控输输出出/通用通用IO()IO()SPISOMI/IOPC3SPISOMI/IOPC33232SPISPI从从动输动输出主控出主控输输入入/通用通用IO()IO()SPISTE/IOPC5SPISTE/IOPC53333SPISPI从从动发动发送使能送使能/通用通用IO()IO()表2.5 外部中断与时钟引脚 引脚名称引脚名称引脚名称引脚名称引脚号

18、引脚号引脚号引脚号引脚功能引脚功能引脚功能引脚功能RSRS133133控制器复位引脚：当控制器复位引脚：当RSRS为为低低时时，24x24x控制器控制器终终止止执执行并使行并使PC=0PC=0；当；当RSRS拉拉为为高高电电平平时时，24x24x控制器从程序存控制器从程序存储储器的器的0 0单单元开始元开始执执行；行；RSRS将各寄存器和状将各寄存器和状态态位置位置0 0；当；当WDTWDT定定时时间时时间溢出溢出时时，在，在RSRS引脚引脚产产生一个系生一个系统统复位脉冲复位脉冲()()PDPINTAPDPINTA7 7功率功率驱动驱动保保护护中断中断输输入引脚，下降沿有效。入引脚，下降沿有

19、效。该该中断有效中断有效时时，将，将EVAEVA模模块块的的PWMPWM输输出引脚置出引脚置为为高阻状高阻状态态。该该引脚引脚可用来可用来监测电监测电机机驱动驱动或或电电源逆源逆变变器出器出现现的的过电压过电压、过电过电流等故障流等故障()()XINT1/IOPA2XINT1/IOPA22323外部中断外部中断1/1/通用通用IOIO。XINT1XINT1和和XINT2XINT2都是都是边边沿有效引脚，沿有效引脚，其其边边沿极性可沿极性可编编程程()()XINT2/ADCSOC/IOXINT2/ADCSOC/IOPD0PD02121外部中断外部中断2/2/启启动动ADAD转换输转换输入引脚入引

20、脚/通用通用IOIO。XINT1XINT1和和XINT2XINT2都是都是边边沿有效引脚，其沿有效引脚，其边边沿极性可沿极性可编编程程()()CLKOUT/IOPE0CLKOUT/IOPE07373时钟输时钟输出出/通用通用IO()IO()。输输出出时钟为时钟为CPUCPU时钟时钟或或监视监视器定器定时时器器时钟时钟，由系，由系统统控制状控制状态态寄存器中的寄存器中的CLKSRC(D14)CLKSRC(D14)决定；决定；当不用于当不用于时钟输时钟输出出时时，就可用作通用，就可用作通用IO()IO()PDPINTBPDPINTB137137功率功率驱动驱动保保护护中断中断输输入引脚，下降沿有效

21、。入引脚，下降沿有效。该该中断有效中断有效时时，将，将EVBEVB模模块块的的PWMPWM输输出引脚置出引脚置为为高阻状高阻状态态。该该引脚引脚可用来可用来监测电监测电机机驱动驱动或或电电源逆源逆变变器出器出现现的的过电压过电压、过电过电流等故障流等故障()()表2.6 JTAG仿真测试引脚引脚名引脚名引脚名引脚名称称称称引脚引脚引脚引脚号号号号引脚功能引脚功能引脚功能引脚功能TRSTTRST1 1JTAGJTAG测试测试复位引脚（复位引脚（）。当）。当TRSTTRST拉高拉高时时，扫扫描系描系统统控制器的运行；若控制器的运行；若该该信号引脚未接或信号引脚未接或为为低低电电平，控制器运行在功能

22、方式，并且平，控制器运行在功能方式，并且测试测试复位信复位信号无效号无效EMU0EMU09090仿真器仿真器I/OI/O引脚引脚#0()#0()。当。当TRSTTRST拉高拉高时时，该该引脚用作来自或到仿真器系引脚用作来自或到仿真器系统统的中断，通的中断，通过过JTAGJTAG扫扫描可定描可定义为义为I/OI/O引脚引脚EMU1/EMU1/OFFOFF9191仿真器引脚仿真器引脚#1()#1()。该该引脚可禁止所有引脚可禁止所有输输出；当出；当TRSTTRST拉高拉高时时，该该引脚用作引脚用作来自或到仿真器系来自或到仿真器系统统的中断，通的中断，通过过JTAGJTAG扫扫描可定描可定义为义为I

23、/OI/O引脚；当引脚；当TRSTTRST拉低拉低时时，该该引脚引脚设设定定为为OFFOFF引脚；当低引脚；当低电电平有效平有效时时，所有，所有输输出引脚出引脚驱动驱动为为高阻高阻态态。注意，。注意，OFFOFF只用作只用作测试测试和仿真，而不用于多和仿真，而不用于多处处理理应应用，因此用，因此对对于于OFFOFF状状态态，有，有TRST=0TRST=0，EMU0=0 EMU0=0，EMU1/OFF=0 EMU1/OFF=0TCKTCK135135JTAGJTAG测试时钟测试时钟引脚引脚()()TDITDI139139JTAGJTAG测试测试数据数据输输入引脚入引脚()()。在。在TCKTCK

24、的上升沿从的上升沿从TDITDI输输入的指令或数据被入的指令或数据被锁锁存到存到选选定的寄存器定的寄存器TDOTDO142142JTAGJTAG扫扫描描输输出，出，测试测试数据数据输输出引脚。在出引脚。在TCKTCK的下降沿，的下降沿，选选中寄存器中的中寄存器中的指令或数据被移出到指令或数据被移出到TDOTDO引脚（引脚（）TMSTMS144144JTAGJTAG测试测试方式方式选择选择引脚引脚()()。该该串行控制串行控制输输入在入在TCKTCK的上升沿的上升沿锁锁存到存到TRPTRP控制器中控制器中TMS2TMS23636JTAGJTAG测试时钟测试时钟方式方式选择选择2 2引脚引脚()(

25、)。该该串行控制串行控制输输入在入在TCKTCK的上升沿的上升沿锁锁存存到到TRPTRP控制器中；控制器中；仅仅用于用于测试测试和仿真；在用和仿真；在用户应户应用中，用中，该该引脚不可接引脚不可接2.2 2.2 总线结构总线结构 总线结构是各种微处理器芯片的总干道，总线结构是各种微处理器芯片的总干道，它的性能它的性能(响应速度、位宽、负载能力响应速度、位宽、负载能力等等)在很大程度上决定了微处理器芯片在很大程度上决定了微处理器芯片的性能。的性能。LF240 x控制器就是采用了多组总线控制器就是采用了多组总线的结构，的结构，LF240 x系列芯片具有相同系列芯片具有相同的总线结构，由的总线结构，

26、由6条条16位的内部总线位的内部总线构成构成。其中内部地址总线分为了三条总线：其中内部地址总线分为了三条总线：程序读地址总线程序读地址总线(PAB)，提供访问程序，提供访问程序存储器的地址；存储器的地址；数据读地址总线数据读地址总线(DRAB)，提供从数据，提供从数据存储器读取读取数据的地址；存储器读取读取数据的地址；数据写地址总线数据写地址总线DWAB)，提供写，提供写数据存储器的地址。数据存储器的地址。内部数据总线也对应分为三条总线：内部数据总线也对应分为三条总线：程序读数据总线程序读数据总线(PRDB)，载有从程序存储，载有从程序存储器读取的指令代码、立即数以及表格信息器读取的指令代码、

27、立即数以及表格信息等，并传送到等，并传送到CPU；数据读数据总线数据读数据总线(DRDB)将数据存储器的数将数据存储器的数据传送到据传送到CPU；数据写数据总线数据写数据总线(DWDB)，将处理后的数据，将处理后的数据传送到数据存储器和程序存储器。传送到数据存储器和程序存储器。总线结构有以下特点：总线结构有以下特点：具有分离的程序总线和数据总线，允许CPU同时访问程序指令和数据存储器；具有独立的数据读写地址总线（DBAB/DWAB）和数据读写总线(DRDB/DWDB)，使得对数据存储器的读、写访问可在同一机器周期内完成；分离的程序和数据空间及独立的总线结构，这种并行机制可以支持CPU在单机器时

28、钟内并行执行算术、逻辑和位处理操作等。例如，数据在作乘法时，前面的乘积可以加给ACC，与此同时，产生个新的地址。2.3 中央处理单元（中央处理单元（CPU）所有所有所有所有LF240 xLF240 x系列芯片的系列芯片的系列芯片的系列芯片的CPUCPU结构完全相同。结构完全相同。结构完全相同。结构完全相同。CPUCPU主要包括下列一些主要包括下列一些主要包括下列一些主要包括下列一些部件；部件；部件；部件；一个一个一个一个3232位的中央算术逻辑单元位的中央算术逻辑单元位的中央算术逻辑单元位的中央算术逻辑单元(CALU)(CALU)；一个一个一个一个3232位的累加器位的累加器位的累加器位的累加

29、器(ACC)(ACC)；CALUCALU的输人数据定标移位器的输人数据定标移位器的输人数据定标移位器的输人数据定标移位器(输人移位器输人移位器输人移位器输人移位器)及输出数据定你移位器及输出数据定你移位器及输出数据定你移位器及输出数据定你移位器(输输输输出移位器出移位器出移位器出移位器)；一个一个一个一个1616位位位位1616位的乘法器；位的乘法器；位的乘法器；位的乘法器；一个乘积定标移位器；一个乘积定标移位器；一个乘积定标移位器；一个乘积定标移位器；数据地址发生逻辑，其中包括数据地址发生逻辑，其中包括数据地址发生逻辑，其中包括数据地址发生逻辑，其中包括8 8个辅助寄存器和一个辅助寄存器算术

30、个辅助寄存器和一个辅助寄存器算术个辅助寄存器和一个辅助寄存器算术个辅助寄存器和一个辅助寄存器算术单元单元单元单元(ARA(ARA)；程序地址发生逻辑；程序地址发生逻辑；程序地址发生逻辑；程序地址发生逻辑；两个两个两个两个1616位的状态寄存器位的状态寄存器位的状态寄存器位的状态寄存器ST0ST0、ST1ST1。下面分别讨论下面分别讨论下面分别讨论下面分别讨论CPUCPU的其基本组成部分。的其基本组成部分。的其基本组成部分。的其基本组成部分。LF240 xLF240 x的的的的CPUCPU结构框图如图结构框图如图结构框图如图结构框图如图所示。所示。所示。所示。2.3.1 CPU状态寄存器状态寄存

31、器 TMS320LF240 xTMS320LF240 x系列系列DSPDSP有两个状态寄存器有两个状态寄存器ST0ST0和和ST1ST1，含有各种状态和控制位，是应用中特别重，含有各种状态和控制位，是应用中特别重要的两个要的两个1616位的寄存器，其内容可以被保存到数位的寄存器，其内容可以被保存到数据存储器或从数据存储器读出加载到据存储器或从数据存储器读出加载到ST0ST0和和ST1ST1（可通过具体指令实现），从而在子程序调用或（可通过具体指令实现），从而在子程序调用或进入中断时，实现进入中断时，实现CPUCPU各种状态的保存。各种状态的保存。采用采用SETCSETC指令和指令和CLRCCL

32、RC指令，可将指令，可将ST0ST0和和ST1ST1寄存寄存器中的每一位置器中的每一位置1 1或清或清0 0 2.3.1 CPU状态寄存器状态寄存器 ST0ST0D15 D13 D12 D11 D10 D9 D8 D0D15 D13 D12 D11 D10 D9 D8 D0 ARP OV OVM 1 INTM DP ARP OV OVM 1 INTM DPST1ST1 D15 D13 D12 D11 D10 D9 D4 D1D0 D15 D13 D12 D11 D10 D9 D4 D1D0 ARB CNF TC SXM C 1111 XF 1 1 PM ARB CNF TC SXM C 111

33、1 XF 1 1 PM图图2.6 2.6 状态寄存器状态寄存器ST0ST0和和ST1ST1状态寄存器ST0中各位对应功能 符号符号功能功能ARBARB辅辅助寄存器指助寄存器指针缓针缓冲器：当冲器：当ARPARP被装被装载载入入ST0ST0时时，除，除了在了在LSTLST指令外，原有的指令外，原有的ARPARP值值将被复制到将被复制到ARBARB中；中；当通当通过过“LST#1”“LST#1”指令装指令装载载ARBARB时时，也把相同的，也把相同的ARBARB值值复制到复制到ARPARPARPARP辅辅助寄存器指助寄存器指针针：ARPARP选择间选择间接接寻寻址址时时，当前的，当前的辅辅助助寄存

34、器寄存器ARAR。当。当ARPARP被装被装载时载时，原有的，原有的ARPARP值值被复制被复制到到ARBARB寄存器中。在寄存器中。在间间接接寻寻址址时时，ARPARP可由存可由存储储器器相关指令改相关指令改变变，也可由，也可由LARPLARP、MARMAR和和LSTLST指令改指令改变变。当。当执执行行“LST#1”“LST#1”指令指令时时，ARPARP也可也可载载入与入与ARBARB相同的相同的值值状态寄存器ST0中各位对应功能 符号符号功能功能C C进进位位：此位在加法位位：此位在加法结结果果产产生生进进位位时时被置被置为为1 1，或在减法，或在减法结结果果产产生借位生借位时时被清被

35、清0 0；否；否则则，除了，除了执执行行带带有有1616位移位的位移位的ADDADD或或SUBSUB指令外，指令外，C C在加法后被清除或在减法后被在加法后被清除或在减法后被设设置。在置。在ADDADD或或SUBSUB指令指令时时，ADDADD仅仅可可对进对进位位位位进进行置位，而行置位，而SUBSUB仅仅可可对进对进位位位位进进行清除，而不会行清除，而不会对进对进位位位位产产生其他影响。移位生其他影响。移位1 1位和循位和循环环指令也可影响指令也可影响进进位位位位C C，并且，并且SETCSETC、CLRCCLRC和和LSTLST指令也可指令也可影响影响C C。条件。条件转转移、移、调调用和

36、返回指令可根据用和返回指令可根据C C 的状的状态进态进行行执执行。行。复位复位时时C C被置被置1 1CNFCNF片内片内DARAMDARAM配置位：若配置位：若CNF=0CNF=0，可配置的双口，可配置的双口RAMRAM区被映射到区被映射到数据存数据存储储空空间间；若；若CNF=1CNF=1，可配置的双口，可配置的双口RAMRAM区被映射到程区被映射到程序存序存储储空空间间。CNFCNF位可通位可通过过“SETC CNF”“SETC CNF”、“CLRC CNF”“CLRC CNF”和和LSTLST指令修改。指令修改。RSRS复位复位时时，CNFCNF置置为为0 0DPDP数据存数据存储储

37、器器页页指指针针：9 9位位DPDP寄存器与一个指令字的低寄存器与一个指令字的低7 7位一起形位一起形成一个成一个1616位直接位直接寻寻址地址。可通址地址。可通过过LSTLST指令和指令和LDPLDP指令指令对对其修其修改改状态寄存器ST1中各位对应功能 符号符号功能功能INTMINTM中断模式位：当中断模式位：当INTMINTM被置被置0 0时时，所有未屏蔽的中断使能；当它被置，所有未屏蔽的中断使能；当它被置1 1，所有可屏蔽的中断禁止。可通，所有可屏蔽的中断禁止。可通过过“SETC INTM”“SETC INTM”指令和指令和“CLRC“CLRC INTM”INTM”指令将指令将INTM

38、INTM位置位置1 1或清或清0 0；RSRS中断也可中断也可对对INTMINTM进进行行设设置；置；INTMINTM位位对对不可屏蔽中断不可屏蔽中断RSRS和和NMINMI中断没有影响；注意中断没有影响；注意INTMINTM位位不受不受LSTLST指令的影响，复位指令的影响，复位时该时该位置位置1 1；在；在处处理可屏蔽中断理可屏蔽中断时时，该该位被置位被置为为1 1OVOV溢出溢出标标志位：志位：该该位保存一个被位保存一个被锁锁存的存的值值，用以指示，用以指示CALUCALU中是否有中是否有溢出溢出发发生；一旦生；一旦发发生溢出，生溢出，OVOV位保持位保持为为1 1，直到下列条件中的一，

39、直到下列条件中的一个个发发生生时时才能被清除才能被清除复位、溢出复位、溢出时时条件条件转转移、无溢出移、无溢出时时条件条件转转移指令或移指令或LSTLST指令指令OVMOVM溢出方式位：当位溢出方式位：当位OVM=0OVM=0时时，累加器中，累加器中结结果正常溢出；当果正常溢出；当OVM=1OVM=1时时，根据溢出的情况，累加器被，根据溢出的情况，累加器被设设置置为为它的最大正它的最大正值值或或负值负值。SETCSETC指令和指令和CLRCCLRC指令分指令分别对该别对该位位进进行置位和复位，也可用行置位和复位，也可用LSTLST指令指令对对OVMOVM进进行修改行修改状态寄存器ST1中各位对

40、应功能 符号符号功能功能PMPM乘乘积积移位方式：若移位方式：若PM=00PM=00，乘法器的，乘法器的3232位乘位乘积结积结果不移位，直接装入果不移位，直接装入CALUCALU；若；若PM=01PM=01，PREGPREG输输出左移一位后出左移一位后载载入入CALUCALU，最低位，最低位LSBLSB以以0 0填充；若填充；若PM=10PM=10，PREGPREG输输出左移出左移4 4位后位后载载入入CALUCALU，最低位段，最低位段LSBLSB以以0 0填填充；若充；若PM=11PM=11，PREGPREG输输出出进进行符号行符号扩扩展右移展右移6 6位。注意，位。注意，PREGPRE

41、G中的内中的内容是一直保持不容是一直保持不变变的。当把的。当把PREGPREG中的内容中的内容传传送到送到CALUCALU单单元中元中时时，发发生移位操作。生移位操作。PMPM可由可由SPMSPM指令和指令和“LST#1”“LST#1”指令加指令加载载。复位。复位时时，PMPM位清位清0 0SXMSXM符号符号扩扩展方式位：当展方式位：当SXM=1SXM=1时时，数据通，数据通过过定定标标移位器移位器传传送到累加器送到累加器时时，将，将产产生符号生符号扩扩展；当展；当SXM=0SXM=0时时，将抑制符号，将抑制符号扩扩展。展。SXMSXM位位对对某些指令没某些指令没有影响。例如，有影响。例如，

42、ADDSADDS指令将抑制符号指令将抑制符号扩扩展，而不管展，而不管SXMSXM位的状位的状态态。SXMSXM可通可通过过“SETC SXM”“SETC SXM”指令或指令或“CLRC SXM”“CLRC SXM”指令指令对对其置位或复位，并其置位或复位，并且且“LST#1”“LST#1”指令将指令将对对SXMSXM位位进进行加行加载载。复位。复位时时，SXMSXM置置1 1TCTC测试测试/控制控制标标志位：在下述情况之一，志位：在下述情况之一，TCTC位被置位被置1 1，即由，即由BITBIT或或BITTBITT指令指令测测试试的位的位为为1 1。当利用。当利用NORMNORM指令指令测试

43、时测试时，累加器的两个最高有效位，累加器的两个最高有效位“异或异或”功能功能为为“真真”。条件。条件转转移、移、调调用和返回指令可根据用和返回指令可根据TCTC位的条件来位的条件来执执行。行。BITBIT、BITTBITT、CMPRCMPR、LSTLST和和NORMNORM指令影响指令影响TCTC位位XFXFXFXF引脚状引脚状态态位：位：该该位决定位决定XFXF引脚的状引脚的状态态。“SETC XF”“SETC XF”指令可指令可对对位位XFXF进进行置行置位，而位，而“CLRC XF”“CLRC XF”指令可指令可对对其其进进行清行清0 0。复位。复位时时，XFXF置置1 12.4 2.4

44、 系统配置寄存器 系统配置寄存器有两个：系统控制和状态寄存器（1）系统控制和状态寄存器SCSR1,映射到数据存储器空间7018h。位15：保留位14：CLKSRC，CLKOUT引脚输出源选择0CLKOUT引脚输出CPU时钟；1CLKOUT引脚输出WDCLK时钟位13-12：LPM低功耗模式选择，指明在执行IDLE 指令后进入哪一种低功耗模式。00进入IDLE1（LPM0）模式；01进入IDLE2（LPM1）模式；1x进入HALT（LPM2）模式。位11-9：PLL时钟预定标选择，对输入时钟选择倍频系数。0004；0012；010；0111；100；101；110；111位位8 8：保留：保留位

45、位7 7：ADC CLKEN,ADCADC CLKEN,ADC模块时钟使能控制位模块时钟使能控制位位位6 6：SCICLKEN,SCISCICLKEN,SCI模块时钟使能控制位模块时钟使能控制位位位5 5：SPICLKEN,SPISPICLKEN,SPI模块时钟使能控制位模块时钟使能控制位位位4 4：CANCLKEN,CANCANCLKEN,CAN模块时钟使能控制位模块时钟使能控制位位位3 3：EVBCLKEN,EVBEVBCLKEN,EVB模块时钟使能控制位模块时钟使能控制位位位2 2：EVACLKEN,EVAEVACLKEN,EVA模块时钟使能控制位模块时钟使能控制位0 0：禁止模块时钟（

46、节能）；禁止模块时钟（节能）；1 1：使能模块时钟，使能模块时钟，且运行且运行位位1 1：保留：保留位位0 0：ILLADR,ILLADR,无效地址检测位无效地址检测位当检测到一个无效地址时，该位被置当检测到一个无效地址时，该位被置1 1，该位需，该位需软件清除，写软件清除，写0 0即可。初始化时该位写即可。初始化时该位写0 0。注意注意:任何无效的地址会导致任何无效的地址会导致NMINMI事件发生。事件发生。（2 2）系统控制和状态寄存器系统控制和状态寄存器2 2SCSR2SCSR2映射到数据存储器空间映射到数据存储器空间7019h 7019h。位位15-715-7：保留位保留位位位6 6：

47、I/P QUALI/P QUAL，时钟输入限定，它限定输入到，时钟输入限定，它限定输入到DSPDSP的的CAP1-6,XINT1-2,ADCSOCCAP1-6,XINT1-2,ADCSOC以及以及PDPINTA*/PDPINTB*PDPINTA*/PDPINTB*引引脚上的信号被正确锁存时，需要的最小脉冲宽度。脚上的信号被正确锁存时，需要的最小脉冲宽度。脉冲宽度只有达到这个宽度之后，内部的输入状脉冲宽度只有达到这个宽度之后，内部的输入状态才会改变。态才会改变。0 0锁存脉冲至少需要锁存脉冲至少需要5 5个时钟周期；个时钟周期；1 1锁存脉冲至少需要锁存脉冲至少需要1111个时钟周期。个时钟周期

48、。如果这些引脚作如果这些引脚作I/OI/O，则不会使用输入时钟限定电，则不会使用输入时钟限定电路。路。位位5 5：WDWD保护位，该位可用软件来禁止保护位，该位可用软件来禁止WDWD工作。工作。只能清除的位，复位后默认只能清除的位，复位后默认1 1。写。写1 1对其清除。对其清除。0 0保护保护WDWD，防止，防止WDWD被软件禁止。被软件禁止。1 1复位时的默认值复位时的默认值位位4 4：XMIF HI-ZXMIF HI-Z。控制外部存储器接口信号。控制外部存储器接口信号(XMIF)(XMIF)0 0：所有：所有XMIFXMIF信号处于正常驱动模式信号处于正常驱动模式(即非高阻态即非高阻态)

49、1 1：所有：所有XMIFXMIF信号处于高阻态信号处于高阻态位位3 3：BOOTEN*BOOTEN*（使能位）。这位反映了（使能位）。这位反映了BOOTEN*BOOTEN*引脚在复位时的状态。引脚在复位时的状态。0 0：使能引导：使能引导ROMROM。地址空间。地址空间0000h-00FFh0000h-00FFh被片内被片内引导引导ROMROM块占用。禁止用块占用。禁止用FLASHFLASH存储器。存储器。1 1：禁止引导：禁止引导ROMROM。TMS320LF2407TMS320LF2407片内片内FALSHFALSH程程序存储器映射地址范围为序存储器映射地址范围为0000h0000h一一

50、7FFFh7FFFh。位位2 2：(微处理器微控制器选择微处理器微控制器选择)。这位反映了器。这位反映了器件复位时件复位时MP/MC*MP/MC*引脚的状态。引脚的状态。0:0:器件设置为微控制器方式，程序地址范围从器件设置为微控制器方式，程序地址范围从0000h0000h一一7FFFh7FFFh被映射到片内被映射到片内1:1:器件设置为微处理器方式，程序地址范围从器件设置为微处理器方式，程序地址范围从0000h0000h一一7FFFh7FFFh被映射到片外被映射到片外(必须外扩外部存储必须外扩外部存储器器)位位1-0:1-0:SRAM SRAM的程序的程序/数据空间选择数据空间选择0 0 0