数字电路考试总结.pptx

《数字电路考试总结.pptx》由会员分享，可在线阅读，更多相关《数字电路考试总结.pptx（62页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、11对于一个具有p位整数，n位小数的r（r2）进制数D，有Dr =dp-1.d1 d0.d-1 .d-n若若 r=2,r=2,则则 D D2 2r 进制数左移进制数左移1位相当于？位相当于？r 制数数右移制数数右移2位相当于？位相当于？推广：推广：D D8 8 =d=d i i 8 8i i D D1616=d=d i i 16 16i i 数制与码制r：基数：基数例：例：(101(1011.01.01)1)2 2=()=()10 10 第1页/共62页2例：下面每个算术运算至少在某一种计数制中是正确的。试确定每个运算中操作数的基数可能是多少？41/3=1366/6=112数制与码制第2页/共

2、62页33二进制八进制，二进制十六进制方法：位数替换法A3B.0DA3B.0D1616 =()=()2 2=()=()8 8 常用按位计数制的转换F1C.AF1C.A1616 =()=()1010 第3页/共62页44常用按位计数制的转换十进制其它进制方法：基数乘除法整数部分：除r取余，逆序排列小数部分：乘r取整，顺序排列 例：(125.125)10=()2第4页/共62页55非十进制数的加法和减法逢r进1（r是基数）两个二进制数的算术运算加法：进位1+1=10减法：借位101=1 11010+10111=?11010+10111=?第5页/共62页66有符号数的表示原码最高有效位表示符号位（

3、0=正，1=负）零有两种表示（+0、0）n位二进制表示范围：(2n-11)+(2n-11)补码n位二进制表示范围：2n-1+(2n-11)零只有一种表示反码第6页/共62页77二进制的原码、反码、补码正数的原码、反码、补码表示相同负数的原码表示：符号位为1负数的反码表示：符号位不变，其余在原码基础上按位取反在|D|的原码基础上按位取反（包括符号位）负数的补码表示：反码+1MSBMSB的权是的权是2n 1有符号数的表示(11010)(11010)补补 =()=()1010第7页/共62页8有符号数的表示符号数改变符号：1.改变符号意味着符号数发生变化，相当于在原来的符号数前面加一个负号（-）；2

4、.符号数变化可以按三种表达方式（码制）变化：原码表达改变最高位（符号位）；反码表达改变每一位；（取反）补码表达改变每一位，然后在最低位加1；（取补）注意：取补操作忽略最高位的进位（保持位数不变）。8第8页/共62页9有符号数的表示例：-2310=（）7位原码=（）8位补码例：已知X补=010100，Y补=101010，求(X/2)8位补码，(Y/2)8位补码，(-X)8位补码，(-Y)8位补码，(-2Y)8位补码9例：已知 A补=1101，写出A和-A的8位原码、补码、反码。第9页/共62页1010加法：按普通二进制加法相加减法：将减数求补，再相加溢出对于二进制补码，加数的符号相同，和的符号与

5、加数的符号不同。二进制补码的加法和减法二进制补码的加法和减法第10页/共62页11已知8位二进制数A、B的补码表达为A补=10110100,B补=00100111；则A-B补=（）。A）11011011B）11001101C）01110011D）1000110111二进制补码的加法和减法-A+B补=（）第11页/共62页对对100 个符号进行二进制编码，至少需要（个符号进行二进制编码，至少需要（）位二进制编）位二进制编码。码。A）6 B)7 C)8 D)9 12二进制编码n位二进制串可以表达最多2n种不同的对象；表达m种不同对象至少需要多少位二进制数据串？编码与数制的区别。在数制表达中，二进制

6、串表达具体数量，可以比较大小，小数点前的MSB和小数点后的LSB的0通常可以去掉（有符号数除外）；在码制表达中，二进制串表达的是对象的名称，不能比较大小，MSB和LSB的0不能去掉。12第12页/共62页13二进制编码BCD码十进制数的二进制编码。常用的：1）有权码：84212）无权码：余3码例：47.810=?8421BCD=?余3码10001001.00118421BCD=?1013第13页/共62页14二进制编码奇偶校验码（可靠性编码）奇校验和偶校验的概念例：若采用奇校验，信息码为01111011的校验位为（）。偶校验？14第14页/共62页1515数字电路主要内容：1、数制与编码、数制

7、与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计第15页/共62页1三种基本运算：与、或、非。运算的优先顺序例：，当A=0，B=0，C=0时，求F的值。2复合逻辑运算（电路符号）与非运算：或非运算与或非运算异或运算（性质）同或运算16逻辑代数中的运算第16页/共62页17已知有二输入逻辑门，输入A、B与输出F,若满足A=1,B=1时,F=0，则A,B与F之间的逻辑关系可能是()。A 异或B 同或C 与非D 或非已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，这必定是（）逻辑门的波形。A同或门 B异或门 C与非门 D

8、无法判断第17页/共62页18逻辑代数中的定理1基本公式证明方法：完全归纳法（穷举）递归法2异或、同或逻辑的公式偶数个变量的“异或”和“同或”互补。奇数个变量的“异或”和“同或”相等。多个常量异或时，起作用的是“1”的个数，有奇数个“1”，结果为“1”。多个常量同或时，起作用的是“0”的个数，有偶数个“0”，结果为“1”。181000个“1”和999个“0”异或后再与999个“0”同或，结果是。1 A=?0 A=?第18页/共62页1919几点注意不存在变量的指数AAAA3允许提取公因子AB+AC=A(B+C)没有定义除法ifAB=BCA=C?没有定义减法 if A+B=A+C B=C?A=1

9、,B=0,C=0AB=AC=0,ACA=1,B=0,C=1错！错！第19页/共62页20逻辑代数中的基本规则20代入定理：在含有变量 X 的逻辑等式中，如果将式中所有出现 X 的地方都用另一个函数 F 来代替，则等式仍然成立。XY+XY=X(A+B)(A(B+C)+(A+B)(A(B+C)=(A+B)第20页/共62页2121反演规则：与或，01，变量取反遵循原来的运算优先次序不属于单个变量上的反号应保留不变对偶规则与或；01变换时不能破坏原来的运算顺序（优先级）对偶原理若两逻辑式相等，则它们的对偶式也相等逻辑代数中的基本规则第21页/共62页22逻辑代数中的基本规则22例：写出下面函数的对偶

10、函数和反函数 F=(A(B+C)+(C+D)+AD正逻辑约定和负逻辑约定互为对偶关系一个电路，在正逻辑下的逻辑函数为AB+CD，则在负逻辑下，其对应的逻辑函数为()。第22页/共62页23逻辑函数的表示方法一个逻辑函数可以有5种不同的表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。要求：能够进行相互转换。比如：写出某逻辑函数的真值表；画出某函数的逻辑电路图；已知某电路的波形图，写出该电路的真值表；23第23页/共62页2424逻辑函数的标准表示法最小项n变量最小项是具有n个因子的标准乘积项n变量函数具有2n个最小项全体最小项之和为1任意两个最小项的乘积为0ABCABCABCABCABCA

11、BCABCABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C乘积项第24页/共62页2525逻辑函数的标准表示法最大项n变量最大项是具有n个因子的标准和项n变量函数具有2n个最大项全体最大项之积为0任意两个最大项的和为1A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1AB C求和项第25页/共62页2626ABCABCABCABCABCABCABCABC最 小 项m0m1m2m3m4m5m6m70 0 0 00 0 1 10 1 0 20

12、1 1 31 0 0 41 0 1 51 1 0 61 1 1 7ABC编号A+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CA+B+CM0M1M2M3M4M5M6M7最 大 项例：四个变量可以构成()个最小项，它们之和是()。最小项m5和m10相与的结果为（）。例：例：n个变量构成的所有最小项之和等于（个变量构成的所有最小项之和等于（）；）；n 个变量所构成的所有最大项之积等于（个变量所构成的所有最大项之积等于（）。）。第26页/共62页2727最大项与最小项之间的关系11101001G0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11

13、 1 0 11 1 1 0A B CF(ABC)=A+B+CMi=mimi=Mi标号互补第27页/共62页2828最大项与最小项之间的关系、Mi=mi ；mi=Mi ；、一个n变量函数，既可用最小项之和表示，也可用最大项之积表示。两者下标互补。、某逻辑函数 F，若用 P项最小项之和表示，则其反函数 F 可用 P 项最大项之积表示，两者标号完全一致。第28页/共62页29已知逻辑函数F=A+BC，则与该函数对应的最小项列表表达式为F(A,B,C)=()，最大项列表表达式为F(A,B,C)=()例：写出下列函数的反函数和对偶函数：最大项与最小项之间的关系第29页/共62页30逻辑函数的化简什么是最

14、简 项数最少项数最少 每项中的变量数最少每项中的变量数最少卡诺图化简公式法化简第30页/共62页31公式法化简并项法：利用 AB+AB=A(B+B)=A吸收法：利用 A+AB=A(1+B)=A消项法：利用 AB+AC+BC=AB+AC消因子法：利用 A+AB=A+B配项法：利用 A+A=A A+A=1第31页/共62页32卡诺图化简步骤：填写卡诺图圈组：找出可以合并的最小项保证每个圈的范围尽可能大、圈数尽可能少方格可重复使用，但不要重叠圈组读图：写出化简后的各乘积项消掉既能为0也能为1的变量保留始终为0或始终为1的变量积之和形式：积之和形式：0 反变量反变量 1 原变量原变量思考：和之积形式？

15、思考：和之积形式？第32页/共62页33最小积之和：圈1最小和之积：圈0；F取非后圈1再取非。例：求例：求F1的最简与或表达式的最简与或表达式例：求例：求F F的积之和的最简式及和之积的最简式。的积之和的最简式及和之积的最简式。卡诺图化简第33页/共62页3434某一逻辑函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（）。A)该逻辑函数的最简与或式B)该逻辑函数的积之和标准型C)该逻辑函数的最简或与式D)该逻辑函数的和之积式卡诺图化简对于一个逻辑函数，下列哪个说法是正确的（)。a)最简表达式可能是和之积也可能是积之和形式b)最简表达式就是最简积之和表达式c)最简表达式就是最简

16、和之积表达式d)最简积之和与最简和之积一样简单第34页/共62页35非完全描述逻辑函数及其化简无关项约束项：不可能出现的取值组合所对应的最小项；任意项：出现以后函数的值可任意规定的取值组合所对应的最小项；无关项：约束项和任意项的统称。非完全描述逻辑函数具有无关项的逻辑函数35第35页/共62页36非完全表述逻辑函数的化简无关项既可以作为“0”处理，也可以当作“1”处理注意：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。例：F=AD+BCD+ABCD，输入约束条件AB+AC=0最小积？最小和？36非完全描述逻辑函数及其化简第36页/共62页3737数字电路主要内容：1、数制与编码、数制与

17、编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计第37页/共62页38组合电路的设计问题问题描述描述逻辑逻辑抽象抽象选定选定器件器件类型类型函数化简函数化简电路处理电路处理函数函数式变换式变换电路电路实现实现真值表真值表或或函数式函数式用门电路用门电路用用MSIMSI组合电组合电路或路或PLDPLD第38页/共62页39举举例例用74x138实现第39页/共62页3-8 译码器74x138G1G2A_LG2B_L 译码器可用作最小项或最大项的发生器第40页/共62页用译码器和逻辑门实现逻辑函数F=(X,Y,Z)(0,3,6,

18、7)=(X,Y,Z)(1,2,4,5)对于二进制译码器：对于二进制译码器：Yi=EN mi 当使能端有效时，当使能端有效时，Yi=mi对低电平有效输出：对低电平有效输出：Yi_L=Yi 当使能端有效时，当使能端有效时，Yi_L=mi=MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138第41页/共62页用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF=(X,Y,Z)(0,3,6,7)当使能端有效时当使能端有效时Yi=mi第42页/共62页用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y

19、5Y6Y774x138+5VFF=(X,Y,Z)(0,3,6,7)第43页/共62页44多路复用器（multiplexer）又称多路开关、数据选择器（缩写：mux）在选择控制信号的作用下，从多个输入数据中选择其中一个作为输出。ENSELD0Dn-1YEnable 使能使能Select 选择选择n个个1位数据源位数据源数据输出（数据输出（1位）位）第44页/共62页45EN_L S2 S1 S0 Y Y_L1 X X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1D0 D0D1 D1D2 D2D3 D3D4 D4D5 D

20、5D6 D6D7 D78输入输入1位多路复用器位多路复用器74x151真值表真值表S0S1S2第45页/共62页46八路数据选择器构成的电路如图所示，写出该电路的真值表及实现的逻辑函数表达式。第46页/共62页47举举例例用与或两级门电路实现下面电路功能二选一多路复用器（Y=SD1+SD0）实现逻辑功能？第47页/共62页48分析，已知电路输入X=X1X0，输出Y=Y4Y3Y2Y1Y0，求X和Y的关系。48举举 例例若X为2位二进制整数，要实现Y=5X呢？若X=X3X2X1X0为4位二进制数，要实现Y=5X？第48页/共62页49冒险产生原因：静态冒险：静态1型冒险：或门输入端同时向相反方向变

21、化，导致0尖峰。逻辑表达：A+A；静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。逻辑表达：AA；判断方法：（对与或结构电路中的静态1型冒险）卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险；消除：对于相切边界，增加一致项（冗余项），消除相切现象；将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用；49第49页/共62页501)写出下面电路的逻辑表达式；写出下面电路的逻辑表达式；2）找出电路的所有静态冒险。）找出电路的所有静态冒险。按照逻辑式按照逻辑式 实现的电路存在静态冒险，实现的电路存在静态冒险，能够实现同样功能的无冒险电

22、路对应的逻辑表达式为能够实现同样功能的无冒险电路对应的逻辑表达式为 。第50页/共62页5151数字电路主要内容：1、数制与编码、数制与编码2、逻辑代数、逻辑代数3、组合电路的分析与设计、组合电路的分析与设计4、时序电路的分析与设计、时序电路的分析与设计第51页/共62页若JK触发器原态为“1”，控制输入J=K=1，当有效时钟作用后状态Q*=（）。第52页/共62页53时钟同步状态机结构 下一下一 状态状态 逻辑逻辑 F 状态状态 存储器存储器 时钟时钟 输出输出 逻辑逻辑 G 输入输入输出输出 时钟时钟信号信号 激励激励 当前状态当前状态下一状态：下一状态：F（当前状态，输入）（当前状态，输

23、入）输出：输出：G（当前状态，输入）（当前状态，输入）组合组合电路电路状态存储器：由激励信号得到下一状态状态存储器：由激励信号得到下一状态激励方程激励方程驱动方程驱动方程输出方程输出方程转移方程转移方程MEALY（米立）型MOORE（摩尔）型第53页/共62页5454试分析下图所示电路的逻辑功能。1.分析时钟同步状态机。写出激励方程式、输出方程式、转移表，以及状态/输出表。（状态Q1Q2=0011使用状态名AD）。2.假设机器的起始状态为00，请写出当输入X=110011时的输出序列Z。第54页/共62页5555计数器：计数器：例：在某计数器的输出端观察到下图所示的波形，试确定该计数器的模。某

24、自然二进制加法计数器，其模为某自然二进制加法计数器，其模为1616，初始状态为，初始状态为00000000，则经过，则经过20082008个有效计数脉冲后，计数器的个有效计数脉冲后，计数器的状态为（状态为（）。）。(a)0110 (b)0111 (c)1000 (d)1001 (a)0110 (b)0111 (c)1000 (d)1001 第55页/共62页564位二进制计数器74x16374x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 1计数器芯片计数器

25、芯片第56页/共62页57分析下面电路的模为多少？分析下面电路的模为多少？CLKCLRLDENPENTA QAB QBC QCD QD RCO74x16301+5VCLOCK模模12计数器计数器QD：12分频分频占空比占空比50第57页/共62页5858移位寄存器计数器D0=F(Q0,Q1,Qn-1)反反馈馈逻逻辑辑DQCKQDQCKQDQCKQDQCKQCLKFF0FF1FF2FF3一般结构：一般结构：第58页/共62页5959计数器：计数器：用移位寄存器实现。环形、扭环形。要实现一个模为要实现一个模为8 8的计数器，至少需要（的计数器，至少需要（）个触发器；若用环形计数器实现，）个触发器；

26、若用环形计数器实现，需要（需要（）位移位寄存器，或用（）位移位寄存器，或用（）位移位寄存器构成的扭环形计数器）位移位寄存器构成的扭环形计数器实现。实现。4 4级扭环形计数器（级扭环形计数器（Johnson CounterJohnson Counter）的状态转换图中无效状态有（）的状态转换图中无效状态有（）个。个。第59页/共62页6060序列检测器：序列检测器：试画出试画出1101序列检测器的状态图或状态表。（可重序列检测器的状态图或状态表。（可重叠，不可重叠）叠，不可重叠）（MEALY型，型，MOORE型）型）设计一个设计一个MEALY 型序列检测器，它有型序列检测器，它有1 个输入个输入

27、x 和和一个输出一个输出z，当且仅当输入，当且仅当输入x是是1111 或或1001 时，输出时，输出z 为为1；否则；否则z=0。序列允许重叠。画出该电路的状。序列允许重叠。画出该电路的状态转换表（图）。态转换表（图）。例如：例如：x：0 1 0 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 z：0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 1第60页/共62页6161序列发生器序列发生器 用于产生一组特定的串行数字信号计数器计数器+组合电路组合电路反馈移位寄存器反馈移位寄存器例例：用用一一片片74X16374X163和和一一片片7474X151X151及及一一个个逻逻辑辑门门电电路设计路设计10010111001011序列发生器。序列发生器。例例：使使 用用 移移 位位 寄寄 存存 器器 产产 生生 重重 复复 序序 列列 信信 号号“1000001”1000001”，移位寄存器的级数至少为（，移位寄存器的级数至少为（）。）。第61页/共62页62感谢您的观看。第62页/共62页