集成电路工程基础.pptx

《集成电路工程基础.pptx》由会员分享，可在线阅读，更多相关《集成电路工程基础.pptx（85页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1第二章 集成电路工艺基础(续)平面工艺基础平面工艺基础集成电路制造工艺基本流程集成电路制造工艺基本流程集成电路中的元件集成电路中的元件集成电路版图设计集成电路版图设计第1页/共85页22.3 集成电路中的元件集成电路是将多个器件及器件间的连线制作在同一个基片上，其器件结构与分立元件不同，存在寄生效应，即产生了寄生的有源器件和无源元件。这种寄生效应对电路的性能会产生一定的影响。通过对集成电路中常用元件的结构及其寄生效应的分析，考虑在IC设计中如何减小、消除、利用寄生效应。第2页/共85页3E(N+)B(P)C(N)NPNS(P)PNP平平面面图图P-SubN+-epiP+P+PN+N+CEB剖

2、剖面面图图EBCSN+P等等效效结结构构图图等等效效电电路路图图一）集成电路中的NPN晶体管P(sub)N(epi)1.集成集成NPN晶体管结构图晶体管结构图第3页/共85页4P-SubN+-epiP+P+PN+N+CEBE(N+)B(E)C(B)NPNS(C)PNP（1）四层三结结构，构四层三结结构，构成了一个寄生的成了一个寄生的PNP晶体管（有源寄生）晶体管（有源寄生）（2）电极都从上表面引电极都从上表面引出，造成电极的串联出，造成电极的串联电阻和电容增大（无电阻和电容增大（无源寄生）源寄生）第4页/共85页52.集成NPN晶体管的有源寄生效应(1)NPN晶体管正向有源时NPN管处于正向放

3、大区或截止区VBC0),VSC0)衬底始终接最低电位，寄生PNP晶体管截止，等效为寄生电容E(N+)B(E)C(B)NPNS(C)PNP 反偏 正偏E(N+)B(P)C(N)NPNCJS第5页/共85页6VBC0(VBE0),VSC0)寄生PNP晶体管正向有源导通。有电流流向衬底，影响NPN晶体管的正常工作。(2)NPN晶体管饱和或反向有源时P-SubN+-epiP+P+PN+N+CEBE(N+)B(P)C(N)NPNS(P)PNP第6页/共85页7（3）减小有源寄生效应的措施增加n+埋层 加大了寄生PNP晶体管的基区宽度形成了寄生PNP晶体管基区减速场P-SubN-epiP+P+PN+N+C

4、EBE(N+)B(P)C(N)NPNS(P)PNP第7页/共85页83.集成NPN晶体管的无源寄生效应集成双极晶体管存在寄生的电极串联和寄生的PN结电容等无源寄生效应。P-Sub N-epiP+P+P N+N+CEBCjsCjsCjsCjcCjcCjECjErc3rc1rc2rESrB第8页/共85页9(1)集成NPN晶体管中的寄生电阻发射极串联电阻rES 发射极串联电阻由发射极金属和硅的接触电阻rE,c与发射区的体电阻rE,b两部分组成：rES=rE,c+rE,b集电极串联电阻rCS由于集成晶体管的集电极是从表面引出的，因此集电极串联电阻rCS大于分立晶体管的集电极串联电阻。忽略引出端N+接

5、触区的接触电阻和体电阻，则 rCS=rC1+rC2+rC3第9页/共85页10减小集电极串联电阻措施:n+埋层电阻较小，旁路外延层电阻穿透磷扩散，形成欧姆接触薄外延图形结构和尺寸：加宽集电极引线孔的宽度第10页/共85页11 基区电阻rB集成晶体管和分立晶体管一样，从基极接触孔到有效基区之间存在相当大的串联电阻，由于集成晶体管的各电极都由表面引出，所以其基极电流平行于发射结和集电结之间，是横向流动的。rB=rB1+rB2=R3+R2+R1基极串联电阻引起发射极电流集边效应，还影响高频增益和噪声性能。R1R3R2内基区电阻外基区电阻，两部分组成第11页/共85页12(2)集成NPN晶体管中的寄生

6、电容集成晶体管中寄生电容分成以下三类（1）PN结势垒电容Cj；（2）PN结扩散电容CD。（3）电极引出线的延伸电极电容Cpad。低频下，Cpad。很小，可忽略不记。第12页/共85页134.图形尺寸与晶体管特性参数的关系A、电流容量与发射区条长的关系NPN晶体管的发射极“电流集边效应”使最大工作电流正比于有效发射极周长：IEmax=LE-eff发射极单位有效周长最大工作电流 ：模拟电路一般取 0.040.16 mA/m 逻辑电路一般取 0.160.4 mA/mLeLE-eff=2Le第13页/共85页14图形尺寸与晶体管特性参数的关系（续）B、饱和压降与集电极寄生电阻的关系集电极串联电阻，使晶

7、体管饱和压降提高：C、频率特性与寄生电阻、电容的关系Vces=Vceso+Ic*rces 其中本征饱和压降：Vceso 0.1V=*1.4*(reCe+1T2 Wb25Dnb+rces*Cc+cVm+12rcesCjs)T比分立器件低得多第14页/共85页155.减小无源寄生效应的措施1）对工作电流较大的晶体管应采用增加发射极有效周长的图形和尺寸2）对要求饱和压降低的晶体管应采用减小集电极串联电阻的的图形和尺寸加宽发射极条长、加宽集电极引线孔宽度3）对要求特征频率较高的晶体管应采用较小面积的晶体管图形和尺寸，降低寄生电容；对最高振荡频率高的晶体管应采用基极串联电阻小的图形和尺寸第15页/共85

8、页166.集成NPN晶体管常用图形及特点（1）单基极条形结构简单、面积小寄生电容小电流容量小基极串联电阻大集电极串联电阻大P-SubN-epiP+P+PN+N+CEB第16页/共85页17（2）双基极条形 与单基极条形相比：基极串联电阻小电流容量大面积大寄生电容大N-epiP+PN+N+CEBP-SubP+BN+集成NPN晶体管常用图形及特点（续）第17页/共85页18（3）双基极双集电极形 与双基极条形相比：集电极串联电阻小面积大寄生电容大N-epiP+PN+N+CEBP-SubP+BN+N+C集成NPN晶体管常用图形及特点（续）第18页/共85页19（4）双射极双集电极形 与双基极双集电极

9、形相比：集电极串联电阻小面积大寄生电容大N-epiP+PN+N+CP-SubP+N+N+CBN+EE集成NPN晶体管常用图形及特点（续）第19页/共85页20（5）马蹄形（U型）电流容量大集电极串联电阻小基极串联电阻小面积大寄生电容大集成NPN晶体管常用图形及特点（续）第20页/共85页21（6）梳状具有大的电流容量集成NPN晶体管常用图形及特点（续）第21页/共85页22(1)提高NPN管值的途径提高发射区浓度（重掺杂理论）降低基区浓度（同时采用高阻外延）减薄基区宽度（加深发射结深度或 减小集电结的深度）7.超增益晶体管P-SubN-epiP+P+PN+N+CEBPN+N+P PN+N+第2

10、2页/共85页23(2)扩散穿通型超增益管采用后两种途径，形成两种结构双磷扩散结构：增加一次N+发射区扩散发射区结深更深，基区宽度变小，内基区杂质浓度变低，增益大大提高双硼扩散结构：增加一次P+基区扩散比普通管基区扩散的结深浅，浓度低，增益大大提高基区接触孔处及外基区周围与普通管基区同时进行扩散，以减小基极串联电阻超增益晶体管（续）第23页/共85页24(3)扩散穿通型超增益管的特点采用圆形发射区，以获得最小周长应用时BC结偏置限制在0V左右，以减小基区宽度调制的影响超增益晶体管（续）第24页/共85页25作业1.说明寄生PNP管在集成NPN管工作在不同区时的影响。2.分析集成NPN管的寄生效

11、应，写出减小寄生效应的有效措施。3.写出NPN晶体管常用图形结构及特点。4.超增益管的发射区通常采用什么图形？为什么？第25页/共85页261.集成NPN管与分立NPN管有什么不同？2.有源寄生效应有何影响？如何减小或消除？3.无源寄生有何影响？4.NPN管图形尺寸与其主要参数之间有什么关系？5.超增益管BC结的偏压为什么要限制在0伏左右？思考题第26页/共85页27二）集成电路中的PNP晶体管横向横向PNPPNP管管纵向纵向PNPPNP管管12集成电路中的集成电路中的PNP晶体管一般是在与主要器件工晶体管一般是在与主要器件工艺兼容的情况下制造的，在某些结构中使用艺兼容的情况下制造的，在某些结

12、构中使用PNP可以使电路性能得到改善。可以使电路性能得到改善。第27页/共85页281.横向PNP管的结构和有源寄生效应C EBB(B)PNPE(E1)C(E2)S(C1)S(C2)EBCSPNPPNP+P+P-subN+-BLN-epiPPPN+第28页/共85页29(1)横向PNP管工作在正向工作区横向PNP管工作在正向工作区时，其BC结始终处于反偏(VBC 0)，而集成电路中衬底总是接最低电位，所以横向PNP的集电区C(E2)与外延层N-epi(B)及P型衬底(C2)形成的寄生PNP截止；而横向PNP的发射区E(E1)与外延层N-epi(B)及P型衬底(C1)形成的寄生PNP管则因VBE

13、 0而处于正向工作区。B(B)PNPE(E1)C(E2)S(C1)S(C2)PNP管正向工作：管正向工作：VBE 0第29页/共85页30(2)横向PNP管工作在反向工作区 横向PNP管工作在反向工作区时，其BE结始终处于反偏(VBE 0)，横向PNP的发射区E(E1)与外延层N-epi(B)及P型衬底(C1)形成的寄生PNP截止；而横向PNP的集电区C(E2)与外延层N-epi(B)及P型衬底(C2)形成的寄生PNP管则因VBC 0 VBC 0B(B)PNPE(E1)C(E2)S(C1)S(C2)第30页/共85页31(3)横向PNP管工作在饱和区横向PNP管工作在饱和区时，VBE 0，VB

14、C 0，因而，横向PNP的发射区E(E1)与外延层N-epi(B)及P型衬底(C1)形成的寄生PNP管和横向PNP的集电区C(E2)与外延层N-epi(B)及P型衬底(C2)形成的寄生PNP管均处于正向工作区。B(B)PNPE(E1)C(E2)S(C1)S(C2)PNP管工作在饱管工作在饱和区：和区：VBE 0 VBC 13.IPowerIH寄生可控硅一旦被寄生可控硅一旦被触发，电流巨增，触发，电流巨增，将烧毁芯片。将烧毁芯片。（2）闩锁效应产生条件及抗闩锁措施消除闩锁效应是非常必要的消除闩锁效应是非常必要的第48页/共85页49版图设计上消除闩锁效应措施：版图设计上消除闩锁效应措施：1.加大

15、加大MOS管源漏区距阱边界的距离，减小寄生管的管源漏区距阱边界的距离，减小寄生管的值，值，使使npn*pnp 1。2.充分保证充分保证P衬底接最低电位，衬底接最低电位，N阱接最高电位，减小阱接最高电位，减小RS和和RW，使发射结不正偏导通，使发射结不正偏导通工艺和应用上消除闩锁效应措施：工艺和应用上消除闩锁效应措施：1.提高阱区和衬底的浓度，采用场区表面注入。提高阱区和衬底的浓度，采用场区表面注入。2.高掺杂埋层，增加阱的结深高掺杂埋层，增加阱的结深3.采用高阻外延片采用高阻外延片4.采用采用SOS(Silicon On Sapphire)CMOS工艺，工艺，在蓝宝在蓝宝石绝缘衬底上做器件，从

16、根本上消除可控硅结构石绝缘衬底上做器件，从根本上消除可控硅结构5.电源退耦，电源与地之间增设去耦电容，稳定电源。电源退耦，电源与地之间增设去耦电容，稳定电源。6.输入信号不能过高，不超过电源电位。输入信号不能过高，不超过电源电位。抗闩锁措施第49页/共85页506.小尺寸MOS器件存在的问题（二阶效应）1）MOS器件尺寸的偏差 鸟嘴效应：场区氧化时氧化层的侧向延伸以及场区注入后在后续工艺中侧向扩散形成鸟嘴形，使沟道宽度W减小；第50页/共85页51多晶硅腐蚀误差及源漏区注入的侧向扩散使沟道长度L减小(b)(b)L L的变化第51页/共85页52小尺寸MOS器件存在的问题（续）2）短沟道效应：随

17、沟道长度缩短阈值电压下降，沟道长度L5um后，VT降低明显3）狭沟道效应：栅极边缘电场使沟道边缘产生附加的耗尽区，随沟道宽度减小，耗尽区中电荷所占比例增大，使阈值电压升高4）沟道长度调制效应：在饱和区中，当VDS增加时，沟道夹断点向源区靠近，缩短了沟道有效长度，IDS略有增加。第52页/共85页53短沟道效应短沟道效应沟道长度调制效应沟道长度调制效应狭沟道效应狭沟道效应第53页/共85页54小尺寸MOS器件存在的问题（续）5）迁移率退化：随沟道长度缩短阈值电压下降，沟道长度L1)缩减的众多优点：电路密度增加2倍 功耗降低2倍 器件时延降低倍 器件速率提高倍 线路上的延迟不变品质因数(Q因数、优

18、值)增加2倍这就是为什么人们把MOS工艺的特征尺寸做得一小再小，使得MOS电路规模越来越大，MOS电路速率越来越高的重要原因。VLSI,ULSI第57页/共85页58作业1.MOS晶体管沟道长度和宽度是如何定义的?2.什么是体效应，有何影响？如何减小？3.寄生MOS晶体管如何形成的？它的危害是什么？如何消除？4.闩锁效应是如何产生的？有何危害？如何避免发生？5.小器件尺寸存在哪些问题？（重点1-4）第58页/共85页59四）集成电路中的二极管一般集成一般集成二极管二极管隐埋齐纳隐埋齐纳二极管二极管123肖特基肖特基二极管二极管采用晶体管的采用晶体管的不同连接方式不同连接方式构成单独构成单独PN

19、PN结结用用NPNNPN管管BCBC短短接构成反向接构成反向BEBE结二极管结二极管金属和半导体金属和半导体接触时的特性接触时的特性类似于类似于PNPN结结第59页/共85页601.一般集成二极管B-C短接B-E短接C-E短接C开路E开路单独BC结单独SC结见表见表2-42-4第60页/共85页612.隐埋齐纳二极管齐纳二极管的特性要求动态电阻小击穿电压稳定噪声小普通齐纳二极管在表面处两侧浓度都最高，且易受表面影响；由于击穿发生在表面，因而输出噪声电压较大。为改善其击穿特性，将其击穿面至于体内，就是隐埋齐纳二极管，又称次表面齐纳二极管。P-SubN-epiP+P+PN+N+E BC第61页/共

20、85页62P-SubN-epiP+P+PEBCP+N+N+隐埋齐纳二极管击穿面击穿面第62页/共85页63SBD-Schottky Barrier Diode特点：正向导通压降Vth小，约比PN结的Vth小0.10.2V多子导电器件，开关时间短反向击穿电压高（P型环、覆盖电极）反相饱和电流IDS大，约为210-11A，而一般NPN管的IES约为210-16A。P-SubN-epiP+P+N+ABAB3.肖特基二极管第63页/共85页641.集成电路中的一般二极管构成方式有哪些？各自有什么特点？2.隐埋齐纳二极管的优点是什么？3.肖特基二极管的特点是什么？作业第64页/共85页65五）集成电路中

21、的电阻双极型工艺双极型工艺形成的电阻形成的电阻CMOSCMOS工艺形工艺形成的电阻成的电阻123离子注入形离子注入形成的电阻成的电阻基区扩散电阻基区扩散电阻发射区扩散电阻发射区扩散电阻基区沟道电阻外基区沟道电阻外延层电阻延层电阻多晶硅电阻多晶硅电阻有源区电阻有源区电阻阱电阻阱电阻MOSMOS管沟道电阻管沟道电阻P-P-高阻离子注高阻离子注入电阻入电阻第65页/共85页66薄层电阻100200/,精度和温度系数比较适中,一般可制作几十到几十K的电阻,是双极工艺工艺中最常用的扩散电阻。ABVDDCJCCJS外延层电极外延层电极C接不低于电阻接不低于电阻A、B两端的电位（一般接电源电位）。两端的电位

22、（一般接电源电位）。N-epiP+P+PN+P-SubN+BVDDA1.双极型工艺形成的电阻1 1）基区硼扩散电阻第66页/共85页67薄层电阻几/，一般用来制作小电阻N+N+N-epiP+P-SubN-epiP+P+PBABAN+需要单独做在一个隔离岛内。需要单独做在一个隔离岛内。可以与其它电阻做在同一个隔离岛内。可以与其它电阻做在同一个隔离岛内。2）发射区扩散电阻第67页/共85页68在基区扩散层上再覆盖一层发射区扩散层，发射区扩散宽于基区扩散，利用两次扩散所形成的相当于晶体管基区的部分做为电阻器。薄层电阻达几k/十几k/阻值大、面积小、精度低N+N-epiP+P+PN+P-SubN+BA

23、VDD WB沟道区沟道区LW3）基区沟道电阻第68页/共85页69又称外延层体电阻，电阻率高，电阻两端需要进行N+扩散形成欧姆接触，适合做精度要求不高的高阻值电阻。N-epiP+P-SubN-epiP+P+PN+BAN+N+BAN+4）外延层电阻点此返回点此返回第69页/共85页70多晶硅电阻，高阻多晶电阻N+（或P+）有源区电阻，N阱（或P阱）电阻导通MOS管电阻栅极应接相应电位，栅极应接相应电位，使使MOS管导通，管导通，NMOS栅极接电源，栅极接电源，PMOS栅极接地栅极接地2.CMOS工艺中的电阻薄层电阻为几十薄层电阻为几十/点此返回点此返回第70页/共85页71一般用来制作精度高的大

24、阻值电阻，占用芯片面积小N-epiP+P+PN+P-SubN+BAVDDP3.离子注入电阻点此返回点此返回离子注入区离子注入区第71页/共85页72LLLL1L2L5L7L4L3L6WWWWN-epiP+P+PN+P-SubN+BAVDDR=RWeffi=1Lin+2k1+(n-1)k2 Weff =W+2mXjk1=0.5k1=0.5,k2=0.5m横向扩散修正因子横向扩散修正因子。Xj4.常用电阻图形Li为各直线段的长度，为各直线段的长度，n为直线数，为直线数，k1为端为端头修正因子，头修正因子，k2为拐为拐角修正因子，角修正因子，90时时k2=0.5直线型直线型折叠型折叠型第72页/共8

25、5页73第73页/共85页74第74页/共85页75第75页/共85页761.集成电路中形成电阻的方式有哪些？各自的特点是什么？2.各种结构电阻的电阻值如何计算？思考题第76页/共85页77六）集成电路中的电容PN结电容结电容 平板电容平板电容1234金属叉指电容金属叉指电容 MOS电容电容利用利用PN结制作电容结制作电容 相邻的两个导电层作电容相邻的两个导电层作电容MOS的栅电容的栅电容多条相邻的同层金属线的侧多条相邻的同层金属线的侧面构成叉指电容面构成叉指电容 第77页/共85页78特点1.单位面积电容容量小，避免使用大电容2.存在寄生的电极串联电阻，品质因数低3.PN结电容有极性，一般使

26、用反偏PN结势垒电容P+P+P+N+BAP-SubN+Cj1CjsBAGNDRbRcsCj2Re1.PN结电容第78页/共85页792.平板电容金属-绝缘体-金属结构(MIM电容)金属（多晶硅）-绝缘体-多晶硅结构金属-绝缘体-重掺杂半导体结构需增加生长薄膜介质层工艺 单位面积介质电容C i=sio2 otox第79页/共85页80金属-氧化物（绝缘体）-半导体结构：MISN-epiP+P+N+P-SubBABACMOSCJSDSCBACMOSCDP-SubBAn+反型层或埋反型层或埋n+NMOS,PMOSCMOS=sio2 otoxA3.MOS电容第80页/共85页814.金属叉指电容随着工

27、艺特征尺寸的减小，同层金属线间的侧面寄生电容突显出来减小寄生电容应避免长距离平行走线为减小面积和便于布局布线，采用叉指结构第81页/共85页82电容目前国内CMOS工艺电容实现的方式主要有：1)PIP电容-POLY1 AND POLY2 2)MIM电容-METAL AND METAL 3)MOS管做电容用第82页/共85页831.形成电容的方式有哪些？各自的特点是什么？思考题第83页/共85页84七）集成电路中的电感用顶层金属线构成单匝或多匝线圈，线圈采形状可以是方形、圆形和多边形a，w 取微米单位取微米单位多匝线圈多匝线圈ri=螺旋的内半径，微米，螺旋的内半径，微米，r0=螺旋的外半径，微米，螺旋的外半径，微米，N=匝数。匝数。第84页/共85页85感谢您的观看。第85页/共85页