第五章 微机存储器PPT讲稿.ppt

《第五章 微机存储器PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《第五章 微机存储器PPT讲稿.ppt（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五章第五章 微机存储器微机存储器第1页，共26页，编辑于2022年，星期三219 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念存储器存储器:具有记忆功能的部件具有记忆功能的部件，具有接收、保存和取出信息（程序、数据、文件）的，具有接收、保存和取出信息（程序、数据、文件）的功能，是计算机的重要组成部分，是功能，是计算机的重要组成部分，是CUPCUP最重要的系统资源之一。最重要的系统资源之一。存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备CPU第2页，共26页，编辑于2022年

2、，星期三319 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念计算机工作时存储器工作情况计算机工作时存储器工作情况（1 1）打开计算机电源开关）打开计算机电源开关主板、内部风扇供电。主板、内部风扇供电。（2 2）控制芯片）控制芯片 RESET RESET复位复位FFFF0HFFFF0H处存放的跳转指令。处存放的跳转指令。（3 3）启动引导程序）启动引导程序BIOSBIOS中的指令中的指令开机自检。开机自检。（4 4）控制权转移，加载）控制权转移，加载Windows XPWindows XP的的NTLDRNTLDR文件文件 。（5 5）加载操作系统）加载操作系统操作系统

3、文件从磁盘读到操作系统文件从磁盘读到RAMRAM中。中。（6 6）检查配置文件，定制操作系统的运行环境）检查配置文件，定制操作系统的运行环境读取配置文件，根据用户的设置对操作读取配置文件，根据用户的设置对操作系统进行定制。系统进行定制。（7 7）准备读取命令和数据。）准备读取命令和数据。（8 8）程序运行时中间结果放在）程序运行时中间结果放在RAMRAM中，程序运行结束时将结果存入外存。中，程序运行结束时将结果存入外存。第3页，共26页，编辑于2022年，星期三419 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.1 5.1.1 存储器的分类存储器的分类1.1

4、.按照用途和存取速度按照用途和存取速度 内存内存：通过系统总线直接与：通过系统总线直接与CPUCPU连接。存取速度快连接。存取速度快,容量有容量有 限，受地址总线位数的限制。限，受地址总线位数的限制。8086/80888086/8088内存内存1MB1MB。外存外存：通过接口电路与系统相连，存储容量大，速度较慢。：通过接口电路与系统相连，存储容量大，速度较慢。2.2.按照存取的介质按照存取的介质 半导体存储器半导体存储器 磁存储器磁存储器 光存储器光存储器第4页，共26页，编辑于2022年，星期三519 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.2 5.1

5、.2 半导体存储器半导体存储器1.1.分类分类随机读写存储器（随机读写存储器（RAMRAM）双极型双极型MOSMOS型型只读存储器（只读存储器（ROMROM）静态静态RAM(SRAM)RAM(SRAM)动态动态RAM(DRAM)RAM(DRAM)掩膜掩膜ROMROM可编程可编程PROMPROM可擦可编程可擦可编程ROMROM光可擦除光可擦除EPROMEPROM电可擦除电可擦除EEPROMEEPROM新型新型M MFLASH ROMFLASH ROMNVRAM(Non-Volatile RAM)NVRAM(Non-Volatile RAM)NOR FLASH(NOR FLASH(类似类似SDRA

6、M)SDRAM)NAND FLASHNAND FLASH包括TTL型、ECL型存储器。它的特点是存取速度高，但集成度低，功耗大，成本高，目前主要用于速度要求高的微型机算机中。价格便宜，功耗低，集成度高第5页，共26页，编辑于2022年，星期三619 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.2 5.1.2 半导体存储器半导体存储器2.2.性能参数与选择原则性能参数与选择原则 （1 1）信息保存的易失性和读写。）信息保存的易失性和读写。（2 2）容量需求，选集成度高，容量大。）容量需求，选集成度高，容量大。（3 3）存取速度，与）存取速度，与CPUCPU匹配

7、。匹配。（4 4）可靠性，）可靠性，MTBFMTBF。（5 5）性价比。）性价比。第6页，共26页，编辑于2022年，星期三719 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.2 5.1.2 半导体存储器半导体存储器3.3.存储容量存储容量:可以存储的二进制信息总量。可以存储的二进制信息总量。（1 1）二进制位（二进制位（bitbit）表示方法。存储单元总数与存储）表示方法。存储单元总数与存储bitbit的乘积表示。如的乘积表示。如2K42K4，表示该芯片有表示该芯片有2K2K个单元（个单元（1K1K10241024），每个存储单元的长度为），每个存储单元的

8、长度为4 4个个bitbit。（2 2）字节表示方法。以存储器中的单元总数表示（一个存储单元由）字节表示方法。以存储器中的单元总数表示（一个存储单元由8 8个二进制位个二进制位组成，称为一个字节，用组成，称为一个字节，用B(Byte)B(Byte)表示）。如表示）。如4KB4KB，表示该芯片有，表示该芯片有4K4K个单元。个单元。地址位 3 4 8 10 11 12 16 20存储单元数 8 16 256 1K 2K 4K 64K 1M 存储容量 8B 16B 256B 1KB 2KB 4KB 64KB 1MB存储器芯片的存储单元数取决于地址线的位数。存储器芯片的存储单元数取决于地址线的位数。

9、第7页，共26页，编辑于2022年，星期三819 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.3 5.1.3 半导体存储器基本结构半导体存储器基本结构（1 1）地址线）地址线A An n-A-A0 0，A An n为最高位（为最高位（MSBMSB），），A A0 0是最低有效位（是最低有效位（LSBLSB）（2 2）数据线（输入）数据线（输入/输出），输出），ROMROM芯片有一组可以进行输出的数据总线（芯片有一组可以进行输出的数据总线（O O7 7O O0 0），），RAMRAM芯片有一组可以进行输入输出的数据总线（芯片有一组可以进行输入输出的数据总线（I

10、OIO7 7IOIO0 0 ）（3 3）控制线，控制线引脚数目随着芯片不同而不同。）控制线，控制线引脚数目随着芯片不同而不同。第8页，共26页，编辑于2022年，星期三919 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.3 5.1.3 半导体存储器基本结构半导体存储器基本结构1.SRAM:Intel 61161.SRAM:Intel 6116（2KB2KB）123456789242322212019121110VccA7A9D7D6D5D4WEA6A5A4A3A2A1A0CSGNDIntel6116181716151413D0D1D2D3A10OEA8A7A

11、9D7D6D5D4WEA6A5A4A3A2A1A0CSIntel6116D0D1D2D3A10OEA8第9页，共26页，编辑于2022年，星期三1019 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.3 5.1.3 半导体存储器基本结构半导体存储器基本结构2.DRAM:Intel 21642.DRAM:Intel 2164（64K164K1）A7DOUTDINA6A5A4A3A2A1A0Intel2164WERASCAS12345678161514131211VSSNCDOUTA7A6DINWERASA0A1A2VDDA5Intel2164109A4A3CAS

12、第10页，共26页，编辑于2022年，星期三1119 十月十月 2022 5.1 5.1 存储系统的基本概念存储系统的基本概念5.1.3 5.1.3 半导体存储器基本结构半导体存储器基本结构3.ROM Intel 2716 EPROM 3.ROM Intel 2716 EPROM （2KB2KB）A7A9O7O6O5O4PD/PGMA6A5A4A3A2A1A0Intel2716O0O1O2O3A10CSA8123456789242322212019121110VccA7A9O7O6O5O4VPPA6A5A4A3A2A1A0PD/PGMGNDIntel2716181716151413O0O1O2

13、O3A10CSA8第11页，共26页，编辑于2022年，星期三1219 十月十月 2022 5.2 5.2 存储器芯片的扩展存储器芯片的扩展5.2.1 5.2.1 译码方式译码方式D0D7A0A12WEOECSA0A12MEMWMEMR译码译码电路电路高位地址信号D0D7 第12页，共26页，编辑于2022年，星期三1319 十月十月 2022 5.2 5.2 存储器芯片的扩展存储器芯片的扩展5.2.1 5.2.1 译码方式译码方式 线选法线选法:用每一根高位地址线直接作为存储芯片片选信号，选通一块芯片。用每一根高位地址线直接作为存储芯片片选信号，选通一块芯片。（1）8KBCS（2）8KBCS

14、（3）8KBCS（3）8KBCS1111A13A14A16A15A0A12第13页，共26页，编辑于2022年，星期三1419 十月十月 2022 5.2 5.2 存储器芯片的扩展存储器芯片的扩展5.2.1 5.2.1 译码方式译码方式 不完全译码不完全译码:高位地址中的一部分地址进行译码产生片选信号。（地址线高位地址中的一部分地址进行译码产生片选信号。（地址线A A1919-A A0 0）8KB(2)CS 8KB(1)CS 8KB(8)CS 2-4译码器译码器A0A12A13A18Y0Y1Y3第14页，共26页，编辑于2022年，星期三1519 十月十月 2022 5.2 5.2 存储器芯片

15、的扩展存储器芯片的扩展5.2.1 5.2.1 译码方式译码方式 完全译码完全译码:高位地址全部参与译码，产生片选信号。（地址线高位地址全部参与译码，产生片选信号。（地址线A A1919-A-A0 0）8KB(2)CS 8KB(1)CS 8KB(8)CS 2-4译码器译码器A0A12A13A19Y0Y1Y3第15页，共26页，编辑于2022年，星期三1619 十月十月 2022 5.2 5.2 存储器芯片的扩展存储器芯片的扩展5.2.2 5.2.2 存储器芯片的扩展存储器芯片的扩展 1.1.数据位扩展：数据位扩展：位扩展法也称位并联法，采用这种方法构成存储器时，各存位扩展法也称位并联法，采用这种

16、方法构成存储器时，各存储芯片连接的地址信号是相同的。而存储芯片的数据线则分别连接到数据总储芯片连接的地址信号是相同的。而存储芯片的数据线则分别连接到数据总线的相应位上。线的相应位上。第16页，共26页，编辑于2022年，星期三1719 十月十月 2022 5.2 5.2 存储器芯片的扩展存储器芯片的扩展5.2.2 5.2.2 存储器芯片的扩展存储器芯片的扩展 2.2.地址位扩展法地址位扩展法:（长度扩展）（长度扩展）存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。存储器的位数不变。整个存储器的位数等于单个存储芯片的位数。这种方法将存储器的地址分成两部分这种方法将存储器的地址分成两部分

17、低位地址部分接到各存储芯片作为芯片的片内地址低位地址部分接到各存储芯片作为芯片的片内地址高位地址部分经过片选译码器译码后送到各存储芯片的片选输入端；各存储芯片高位地址部分经过片选译码器译码后送到各存储芯片的片选输入端；各存储芯片的数据线中的对应位连接在一起。的数据线中的对应位连接在一起。(需要译码电路或译码芯片，典型的为需要译码电路或译码芯片，典型的为74LS138)74LS138)第17页，共26页，编辑于2022年，星期三1819 十月十月 2022 38译码器（74LS138）例：例：8 8片片2K82K8位的存储芯片扩展成容量为位的存储芯片扩展成容量为16K816K8位位使能输入使能输

18、入选择输入选择输入G1G1G2AG2AG2BG2BC CB BA AY0Y7Y0Y7输出输出1 10 00 00 00 00 0Y0=0Y0=0其余为其余为1 11 10 00 00 00 01 1Y1=0Y1=0其余为其余为1 11 10 00 00 01 10 0Y2=0Y2=0其余为其余为1 11 10 00 00 01 11 1Y3=0Y3=0其余为其余为1 11 10 00 01 10 00 0Y4=0Y4=0其余为其余为1 11 10 00 01 10 01 1Y5=0Y5=0其余为其余为1 11 10 00 01 11 10 0Y6=0Y6=0其余为其余为1 11 10 00 0

19、1 11 11 1Y7=0Y7=0其余为其余为1 1第18页，共26页，编辑于2022年，星期三1919 十月十月 2022 片片2地址：地址：A13A12 A11A10A9A8 A7 A4 A3 A0 2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0A13WEA11A13D0D1D7D0D1D7D0D1D7Y0Y73-8译码器12 1 1 0 0 0 0 0 0 0 0 3000H 1 1 0 1 1 1 1 1 1 1 37FFH A0A10第19页，共26页，编辑于2022年，星期三2019 十月十月 2022 5.2 5.2 存储器芯片的扩展存储器芯片的扩展5.2.2

20、5.2.2 存储器芯片的扩展存储器芯片的扩展 3.3.字位扩展法字位扩展法：数据位和存储器容量同时进行扩展。：数据位和存储器容量同时进行扩展。例：例：2K X 12K X 1扩展成扩展成16K X 816K X 8第20页，共26页，编辑于2022年，星期三2119 十月十月 2022 5.3 5.3 存储器芯片与存储器芯片与CPUCPU的连接的连接存储器接口分析与设计存储器接口分析与设计存储器接口分析存储器接口分析，是指对于给定的现成存储器接口电路，正确指出存储器的存储，是指对于给定的现成存储器接口电路，正确指出存储器的存储容量以及构成该存储器的各个存储芯片的地址范围；容量以及构成该存储器的

21、各个存储芯片的地址范围；存储器接口设计存储器接口设计，则是指根据给定的存储芯片及存储容量和地址范围的要求，具体构成，则是指根据给定的存储芯片及存储容量和地址范围的要求，具体构成(设计设计)所要求的存储器子系统。显然，它是存储器接口分析的相反的过程。所要求的存储器子系统。显然，它是存储器接口分析的相反的过程。第21页，共26页，编辑于2022年，星期三2219 十月十月 2022 0#CSWRA14A12D7D0CPUI/O1I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA11A0OEA19A13M/IOA18A16A15A17A11A0OECEA11A0Y5Y61#D7D0&

22、例：已知一个存储器子系统如图所示，试指出其中例：已知一个存储器子系统如图所示，试指出其中RAMRAM和和EPROMEPROM的存储容量以及的存储容量以及各自的地址范围。各自的地址范围。F9000HF9FFFHFD000HFDFFFH第22页，共26页，编辑于2022年，星期三2319 十月十月 2022 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A0RAM 1 1 1 1 1 0 0 1 0 0 0地址范围地址范围 1 1 1 1 1 0 0 1 1 1 1EPROM 1 1 1 1 1 1 0 1 0 0 0地址范围地址范围 1 1 1 1 1 1 0

23、1 1 1 1所以，所以，RAM的存储容量为的存储容量为4KB，地址范围为，地址范围为F9000HF9FFFH。EPROM的存储容量为的存储容量为4KB，地址范围为，地址范围为FD000HFDFFFH。第23页，共26页，编辑于2022年，星期三2419 十月十月 2022 5.3 5.3 存储器芯片与存储器芯片与CPUCPU的连接的连接存储器芯片与存储器芯片与CPUCPU的连接方式：与的连接方式：与CPUCPU总线相关的信号线连接。总线相关的信号线连接。(1)(1)根据根据CPUCPU外部数据总线的位数确定主存结构外部数据总线的位数确定主存结构(2)(2)根据根据CPUCPU外部地址总线的位

24、数与存储器的容量外部地址总线的位数与存储器的容量,确定主存确定主存 储器芯片连接原则储器芯片连接原则芯片地址线与CPU的低地址总线相连，以确定存储器片内地址,剩下CPU的高位地址通过地址译码产生片选控制信号。(3)8(3)8位数据总线位数据总线CPUCPU与存储器接口，数据总线可以直连与存储器接口，数据总线可以直连.第24页，共26页，编辑于2022年，星期三2519 十月十月 2022 3 38 8译码器应用举例译码器应用举例A0 A9A0 A9A0 A9A0 A9A0 A9CSCSCSCSWEWEWEWED3 D0D7 D4D7 D4D3 D02114211421142114D7 D0CPUA15 A10IO/M1K1KWRDBABCB片片选选译译码码 第25页，共26页，编辑于2022年，星期三2619 十月十月 2022 5.3 5.3 存储器芯片与存储器芯片与CPUCPU的连接的连接存储器与存储器与80868086连接方式连接方式两片两片27322732组成组成4K4K程序存储器程序存储器两片两片61166116组成组成2K2K数据存储器数据存储器第26页，共26页，编辑于2022年，星期三