第1章数字电路和集成逻辑门电路习题解答21738.pdf

《第1章数字电路和集成逻辑门电路习题解答21738.pdf》由会员分享，可在线阅读，更多相关《第1章数字电路和集成逻辑门电路习题解答21738.pdf（194页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实用文档.思考题与习题 1-1 填空题 1）三极管截止的条件是 UBE 0V 。三极管饱和导通的条件是 IBIBS 。三极管饱和导通的IBS是 IBS（VCCUCES）/Rc 。2）门电路输出为 高 电平时的负载为拉电流负载，输出为 低 电平时的负载为灌电流负载。3）晶体三极管作为电子开关时，其工作状态必须为 饱和 状态或 截止 状态。4）74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V。5）OC门称为 集电极开路门 门，多个OC门输出端并联到一起可实现 线与 功能。

2、6）CMOS 门电路的输入电流始终为零。7）CMOS 门电路的闲置输入端不能 悬空 ，对于与门应当接到 高 电平，对于或门应当接到 低 电平。1-2 选择题 1）以下电路中常用于总线应用的有 abc 。A.TSL 门 B.OC 门 C.漏极开路门 D.CMOS 与非门 2）TTL 与非门带同类门的个数为 N，其低电平输入电流为 1.5mA，高电平输入电流为 10uA，最大灌电流为 15mA，最大拉电流为 400uA，选择正确答案 N 最大为 B 。A.N=5 B.N=10 C.N=20 D.N=40 3）CMOS 数字集成电路与 TTL 数字集成电路相比突出的优点是 ACD 。A.微功耗 B.

3、高速度 C.高抗干扰能力 D.电源范围宽 4）三极管作为开关使用时，要提高开关速度，可 D 。A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 5）对于 TTL 与非门闲置输入端的处理，可以 ABD 。A.接电源 B.通过电阻 3k接电源 C.接地 D.与有用输入端并联 6）以下电路中可以实现“线与”功能的有 CD 。A.与非门 B.三态输出门 实用文档.C.集电极开路门 D.漏极开路门 7）三态门输出高阻状态时，ABD 是正确的说法。A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 8）已知发光二极管的正向压降 UD=1.7V，参

4、考工作电流 ID=10mA，某 TTL 门输出的高低电平分别为 UOH=3.6V，UOL=0.3V，允许的灌电流和拉电流分别为 IOL=15mA，IOH=4mA。则电阻 R 应选择 D 。A.100 B.510 C.2.2 k D.300 图 1-60 题 1.17 图 9）74HC系列集成电路与 TTL74 系列相兼容是因为 C 。A.引脚兼容 B.逻辑功能相同 C.以上两种因素共同存在 10）74HC 电路的最高电源电压值和这时它的输出电压的高、低电平值依次为 C 。A.5V、3.6V、0.3V B.6V、3.6V、0.3V C.6V、5.8V、0.1V 1-3 判断题 1）普通的逻辑门电

5、路的输出端不可以并联在一起，否则可能会损坏器件。（）2）集成与非门的扇出系数反映了该与非门带同类负载的能力。（）3）将二个或二个以上的普通 TTL 与非门的输出端直接相连，可实现线与。（）4）三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）5）TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（）6）当TTL与非门的输入端悬空时相当于输入为逻辑1。（）7）TTL集电极开路门输出为时由外接电源和电阻提供输出电流。（）8）CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（）9）CMOS或非门与TTL或非门的逻辑功能完全相同。（）1-4 试判断图1-50所示各电

6、路中三极管工作处在什么状态，分别求出它们的基极电流BI、集电极电流CI，并求出CV。实用文档.图1-50 题1-4图 解：假设三极管集电极-发射极饱和压降V3.0CE(sat)V（a）mA104.0517.06BI，饱和电流BBSmA234.0507.1113.012II 所以三极管处于放大状态，则mA2.5104.050BCII，V8.62.5112CV(b)mA143.0307.05BI，饱和电流BBSmA078.0607.433.05II 所以三极管处于饱和状态，则mA078.0BSC II，V3.0CV（c）等效输入电压V18.3155115355IV，等效输入电阻kR5.115115

7、5115B，则 mA214.07.0VBIRIB，饱和电流BBSmA2454.0607.1423.015II 所以三极管处于放大状态，则mA42.6214.030BCII，V16.242.6215CV 实用文档.（d）0BI，0CI，V15CV（e）假设三极管处于放大状态mA275.050127.0105BI，饱和电流BBSmA294.0507.141103.05II 所以三极管处于放大状态，则mA75.13BEII，V75.37.025EBIV 1-5 为什么TTL与非门电路的输入端悬空时，可视为输入高电平？对与非门和或非门而言，不用的输入端有几种处理方法？答：从TTL与非门的输入端负载特性

8、可知，当其输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。1-6 电路如图 1-51 所示，其中与非门、或非门为 CMOS 门电路。试分别写出图中1Y、2Y、3Y、4Y的逻辑表达式，并判断如图所示的连接方式能否用于 TTL 电路。图1-51 题1-6图 实用文档.解：ABCDEY 1，EDCBAY2。DEFABCEY3，FEDCBAY2 1-7 图1-52

9、所示的TTL门电路中，输入端1、2、3为多余输入端，试问哪些接法是正确的？图1-52 题1.7图 答：图a、b、d、e、g是正确的。1-8 电路如图1-53所示，试写出各电路的逻辑表达式。a)b)c)d)图1-53 题1.8图 答：AY，AY，0Y，AY 1-9 图1-54所示电路是用TTL反相器74LS04来驱动发光二极管的电路，试分析 哪几个电路图的接法是正确的，为什么？设LED的正向压降为1.7，电流大于1m时发光，试求正确接法电路中流过LED的电流。实用文档.图1-54 题1.9图 解：b图和d图的接法是正确的，因为其它两种接法的工作电流不满足要求。b图，当输出为高电平时，流过LED的

10、电流大于mA117.17.2；d图，当输出为低电平时，流过LED的电流大于mA8.215.07.15。1-10 电路如图1-55所示，测得各引脚的逻辑电平如表1-15所示，试分析该电路是否有问题？如果有问题，则分析哪一个门电路发生了故障？图1-55 题1.10图 表1-15 各引脚的逻辑电平 引脚 逻辑电平 1 高 2 低 3 低 4 低 5 低 6 高 7 低 8 高 9 低 10 低 11 低 12 低 13 高 14 高 答：第2、5个非门发生故障。实用文档.1-11 图1-56所示，在测试TTL与非门的输出低电平UOL时，如果输出端不是接相当于8个与非门的负载电阻RL，而是接RRL，会

11、出现什么情况，为什么？图1-56 题1-11图 答：此时，输出低电平会超过允许值，因为，当负载电流太大时，与非门输出级的驱动管（发射极接地的三极管）的饱和条件将不再满足，管子会处于放大状态，集电极电位会上升，即输出电平上升。1-12 具有推拉输出级的TTL与非门输出端是否可以直接连接在一起？为什么？答：不可以直接连接在一起。如果一个门导通，另一个门截止，其输出级工作电流很大，可能会损坏器件。1-13 如图1-57图所示为TTL与非门组成的电路，试计算门G1能驱动多少同样的与非门电路。要求G1输出高、低电平满足VOH3.2V，VOL0.4V。与非门的输入电流为IIL-1.6mA,IIH40A。V

12、OL0.4V时输出电流最大值为IOL(max)16mA,VOH3.2V时输出电流最大值为IOH(max)0.4mA。G1的输出电阻忽略不计。图1-57 题1-13图 解：当一个TTL与非门的所有输入端并联起来时，总的高电平输入电流为nIIH，而低电平电流则为IIL。当输出低电平时，N个负载门灌入的电流不得超过IOL(max)，即 OL(max)ILIIN 也就是说106.116N 当输出高电平时，N个负载门拉出的电流不得超过max)OH（I，即 max)OHIL)2(（IIN 实用文档.也就是说54024.0AmAN，故门G1能驱动5个同样的与非门电路 1-14 电路如图 1-58a、b、c

13、所示，已知、波形如图 1-58 d)所示，试画出相应的Y输出波形。a）b)c)d)图1-58 题1-14 图 答：a)与非门的功能 b)输出始终为高阻 c)输出为高阻 1-15 如图1-59 a)所示电路，是用门驱动发光二极管的典型接法。设该发光二极管的正向压降为1.7，发光时的工作电流为10m，非门7405和74LS05的输出低电平电流IOLmax分别为16m和8m。试问：1）应选用哪一型号的门？2）求出限流电阻的数值。3）图1-59 b)错在哪里？为什么？图1-59 题1-15图 实用文档.解：1）应选用 7405。2）kR3.0103103.07.15，R 应选用 300 欧姆的电阻。3

14、）OC 门在使用时，输出端必须接上拉电阻到电源正极，否则，其输出的两种状态则分别为低电平和高阻态。b 图中输出端与电源正极之间没有接上拉电阻，所以，所接的发光二极管不管是什么情况均不会发光。1-16 如图1-60所示电路，试写出输出与输入的逻辑表达式。图1-60 题1-16图 答：ABABY1 1-17 画出图1-61所示三态门的输出波形。图1-61 题1-17图 a)电路 b)输入波形 b)实用文档.ENABYAB&EN高高高 1-18 如图1-62所示为一继电器线圈驱动电路。要求在vIVIH时三极管V截止，而vI0时三极管饱和导通。已知OC门输出管截止时的漏电流IOH100A，导通时允许流

15、过的最大电流IOL(max)10mA，管压降小于0.1V，导通内阻小于20。三极管50，饱和导通内阻RCE(sat)=20。继电器线圈内阻240，电源电压VCC12V、VEE=8V，R2=3.2k，R3=18k，试求R3的取值范围。图1-62 题1-18图 解：IHIVv 时，OC门输出低电平V1.0OLV，使三极管T截止，0BI，设IR1方向自上而下，设IR2方向自左而右，OC门的负载电流IOL方向自右而左，则 LM32EEOL1OLCC21OLIRRVVRVVIIIRR 于是 k14.1182.3)8.0(1.0101.01232EEOLLMOLCC1RRVVIVVR ILIVv 时，OC

16、门输出高电平OHV，使三极管T饱和导通，设其饱和压降V3.0CESV，三极管的集电极电流 实用文档.mA75.48102403.012R3CESCCCSCVVII 其基极电流应满足 mA975.05075.48BSBCSIII 设OHI的方向从右到左，R3I的方向自上而下，则 mAVVIIII458.18)8(7.0975.0R3EEBEBR3BR2 由)(OHR21CC11CCBER22OHIIRVIRVVIRVR得 kIIIRVVROHRREECC258.410100458.1458.12.37.01232221 综上所述 k258.4k146.11 R 1-19 电路如图1-63所示。1

17、）无论开关接于“1”还是“0”，或非门的输出端引脚1始终输出低电平。该电路是否存在问题，如有问题，问题是出在反相器还是出在或非门上？2）当开关接于“0”时，如果或非门的引脚2和引脚3状态均为低电平，则电路是否正常？如不正常，故障出现在哪里？图1-63 题1-19图 答：1）没有问题 2）反相器 实用文档.1-20 电路如图1-64所示。试分析电路，写出输出函数F1、F2的逻辑表达式。图1-64 题1-20图 思考题与习题题解 2-1 将下列二进制数分别转换成十六进制数和十进制数（1）100110 （2）100101101（3）10000111001 （4）111111011010 解：（1）D

18、HB)38()26()100110(2)DHB)301()D12()100101101(3)DHB)1081()439()11000011100(4)DHB)4058()FDA()101111110110(2-2 将下列十进制数转换为二进制数 (1)12 (2)51 (3)105 (4)136 解：（1）BD)1100()12(（2）BD)110011()51(（3）BD)1101001()105(（4）BD)10001000()136(2-3 将下列十六进制数转换成等效的二进制数和十进制数 实用文档.（1）(BCD)H （2）(F7)H （3）(1001)H （4）(8F)H 解：（1）D)

19、3021()011011110011()BCD(BH (2)DBH)247()1110111()7F(3)DBH)4097()0011000000000()0011(4)DBH)143()10001111()F8(2-4 写出下列十进制数的 8421BCD 码（1）2003 （2）99 （3）48 （4）12 解：（1）（2003）(10)=（0010 0000 0000 0011）8421BCD （2）（99）(10)=（1001 1001）8421BCD （3）（48）(10)=（0100 1000）8421BCD （4）（12）(10)=（0001 0010）8421BCD 2-5 写出

20、习题 2.5 图（a）所示开关电路中F和A、B、C之间的逻辑关系的真值表、函数式和逻辑电路图。若已知变化波形如习题 2.5 图（b）所示，画出1F、2F的波形。F2UABCF1UABC（a）电路图 ABC（b）A、B、C变化波形 实用文档.ABCFF12（c）F1、F2输出波形 习题 2.5 图 解：设输入变量A、B、C表示开关的状态，开个闭合用逻辑 1 表示，开个断开用逻辑0 表示。输出变量F表示灯的状态，灯亮用逻辑 1 表示，灯灭用逻辑 0 表示。由此可列出开关电路的真值表如习题 2.5 表所示。习题 2.5 表 开关电路的真值表 A B C 1F 2F 0 0 0 0 0 1 0 1 0

21、 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 根据真值表可得函数的表达式 ACABABCCABCBAF1 BCAABCCABCBACBABCAF2 最后根据A、B、C波形，画出1F、2F的波形如习题 2.5（c）所示。2-6 用逻辑代数的基本公式和常用公式证明下列各等式（1）)(CABABCA(2)()()(DCCADBBAADBC(3)CBAABCCBACBACBA 实用文档.(4)ABCBCACABBCAB)(解：（1）BCABCBCABCABACACABA)1()(2)根据上题的结果 ADBCBCDBCADC

22、DBCABADCCADBBA)()()()()()(3)CBACBACBABCCBACBCBAABCCBACBACBA)()()()(4)根据吸收律BCABBCAB)(BCABCABCCABBCCABABCBCACAB)()(2-7 试画出用与非门和反相器实现下列函数的逻辑图 （1）ACBCABF（2）BCACBACABF（3）BCCBABAF)(（4）)(BCBABABCAF 解：习题 2-7 通过公式转换，得出下列形式：（1）对应习题 2-7 图（a）；（2）对应习题 2-7 图（b）；（3）对应习题 2-7 图（c）；（4）对应习题 2-7 图（d）。（1）ACBCABACBCABACB

23、CABF（2）BCACBACABBCACBACABBCACBACABF（3）BCABCCBABCABCCBABCCBABAF)(（4）BCBABABCABCBABABCABCBABABCAF)()(实用文档.&BACF&BACF&CAB1 （a）（b）&BACF&AB1&BACF&1AB（c）（d）习题2-7图 2-8 用真值表验证下列等式（1)(CABABCA （2）BABA 解：（1）实用文档.（2）2-9 试 根 据 逻 辑 函 数Y Y12,的真值表（见表 2.9），分别写出它们的最简与或表达式 表2.9 题2-9表 Y1 Y2 0 0 0 0 1 0 0 1 0 0 0 1 0 1

24、0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 1 1 1 1 0 解：ABCCBACBAY1 BCACACBCABCBABCACBAY2 2-10 将下列函数展开为最小项表达式 (1)BCABCBAY),(A B C A+BC(A+B)(A+C)0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 A B BA BA 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 实用文档.(2)DGDCGDCY)(),(解：(1)3,6,7()()(

25、),(mBCACABABCAABCCCABBCABCBAY (2)6()()(),(mGCDGDCDDGDCGDCY 2-11 将以下逻辑函数分别化成与非-与非式和或非-或非式(1)DBCBCABY(2)CBABABCY)(3)DBADCBCABY)(4)DCBACDBADCBCBABY 解：(1)与非-与非式 DBCBCABDBCBCABY 或非-或非式 DBCBCBADBCBCBADBCBCABY(2)与非-与非式 CBAABCBCCBAABCBCCBABABCY)()(或非-或非式 CBABACBCBABACBCBABABCY)()()()(3)与非-与非式 DBADCBCABDBADC

26、BCABDBADCBCABDBADCBCABY)(或非-或非式 实用文档.)()()()()()()()()(CBADCBCBACBADCBCBACBADCBCBADBADCBCABDBADCBCABDBADCBCABY(4)与非-与非式 DCBACDBADCBCBABDCBACDBADCBCBABDCBACDBADCBCBABY 或非-或非式 DCBADCBADCBCBBADCBADCBADCBCBBADCBADCBADCBCBBADCBACDBADCBCBABDCBACDBADCBCBABY)()()(2-12 用卡诺图表示以下逻辑函数并写成最小项之和的形式 (1)CBAY(2)DCBDA

27、BCBAY(3)CBCABAY (4)DCADCBABDCBAY),(解：(1)卡诺图如图 2.12(a)所示。图 2.12(a)函数的最小项之和形式：)6,3,2,1,0(mCABBCACBACBACBACBAY(2)卡诺图如图 2.12(b)所示。实用文档.图 2.12(b)函数的最小项之和形式：)14,12,9,5,4,1(),(mDCBAY(3)卡诺图如图 2.12(c)所示。图 2.12(c)函数的最小项之和形式：)5,3,1,0(),(mCBAY(4)卡诺图如图 2.12(d)所示。图 2.12(d)函数的最小项之和形式：)15,14,4,1()13,12,10,9,2(),(dm

28、DCBAY 2-13 用公式化简法化简以下逻辑函数(1)ACBBCBCAABCY(2)PNMPNMY(3)(CBACBAY 实用文档.(4)BACBCBBAY 解：(1)ACBBCY （含项多余）AC （据ABAAB）(2)PNMMY （非因子余）1 （据1 AA）(3)(CBACBAY （2 次求反）CBACBA （狄摩根定律）BA （据ABAAB）BA （狄摩根定律）(4)BACBCBAACCBAY)()(（配项）BACBCBACABCBACBA （展开）BACBCABCBA （含项多余）BACBCA （据ABAAB）2-14 用卡诺图化简法化简以下逻辑函数(1)7,6,5,1(),(1m

29、CBAY (2)15,14,13,12,11,9,7,6,5,4,3,1(),(2mDCBAY (3)DCDCBABADCBAY),(3 (4)DCACBACBADBADCBAY),(4 (5)15,11,8()12,9,7,6,1(),(3dmDCBAY (6)11,9,4()7,6,3,1(),(6dmDCBAY(7)DCBADCADBADCBAY),(7 约束条件 0DCBADBA(8)DCBABCDADCBADCBADCBAY),(8 约束条件 0 ABCDCBA 解：(1)、(2)实用文档.ABCBY1 DBY2(3)、(4)BDY 3 CBACBADBAY4(5)、(6)DCABC

30、ADCBY11 BCADBY12(7)、(8)DBDCAY7 DACDCACBABDY8 2-15 试用二进制补码运算方法计算下列各式 实用文档.(1)5+7 (2)14-9 (3)-14+9 (4)-14-9 解：（1）+5 0 00101 +7 0 00111 +12 0 01100 （2）+14 0 01110 -9 1 10111 +5 0 00101 （3）-14 1 10010 +9 0 01001 -5 1 11011 （4）-14 1 10010 -9 1 10111 -23 1 01001 思考题与习题与题解 实用文档.3-1 填空题 1.若要实现逻辑函数BCABF，可以用一

31、个 1 与或 门；或者用 三 个与非门；或者用 四 个或非门。2.半加器有 2 个输入端，2 个输出端；全加器有 3 个输入端，2 个输出端。3.半导体数码显示器的内部接法有两种形式：共 阴极 接法和共 阳极 接法。4.对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。3-2 单项选择题 1.组合逻辑电路的输出取决于（A ）。A输入信号的现态 B输出信号的现态 C输入信号的现态和输出信号变化前的状态 2.编码器译码器电路中，（A）电路的输出是二进制代码。A编码 B译码 C编码和译码 3.全加器是指（C ）。A两个同位的二进制数相加 B不带进位的两个同位的二进制数相加 C

32、两个不同位的二进制数及来自低位的进位三者相加 4.二-十进制的编码器是指（B ）。A将二进制代码转换成09十个数字 B将09十个数字转换成二进制代码电路 C二进制和十进制电路 5.二进制译码器指（A ）。A将二进制代码转换成某个特定的控制信息 B将某个特定的控制信息转换成二进制数 C具有以上两种功能 6.组合电路的竞争冒险是指（B ）。A输入信号有干扰时，在输出端产生了干扰脉冲 B输入信号改变状态时，输出端可能出现的虚假信号 C输入信号不变时，输出端可能出现的虚假信号 3-3 组合电路如图图3.45所示，分析该电路的逻辑功能。图3.45 题3-3图 解：（1）由逻辑图写出逻辑表达式：实用文档.

33、图(a)CBAABCCBAABCABCCABCBABCAL)(图(b)()()()()()(DCDCBAABDCCDBABADCDCBABADCBAY（2）由表达式列出真值表，见表3-1(a)、(b)。表3-1(a)表3-1(b)（3）分析逻辑功能：由真值表(a)可知，当CBA、三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”。由真值表(b)可知，在输入DCBA、四个变量中，有奇数个时，输出Y为“”，否则Y为“”。因此该电路为四位判奇电路，又称为奇校验器。3-4 组合电路如图图3.46所示，分析该电路的逻辑功能。图3.46 题3-4图 解：（1）由逻辑图写出逻辑表达式：实用文档

34、.图(a)CBAS ABCBAABCBAC)()(图(b)CBAY1 ABCBAABCBAY)()(2 （2）虽然，这两个电路的逻辑图是有区别的，但由表达式可知，其实这两个电路的逻辑功能是相同的，列真值表如下，见表3-2。表3-2 A B C S C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 （3）分析逻辑功能：由真值表可知，该电路为全加器，S为全加器的和，而C是进位信号。3-5 已知输入信号a、b、c、d的波形如图 3.47 所示，选择集成逻辑门设计实现产生输出F波形的组合电

35、路。abcdF 图 3.47 题 3-5 图 解：根据波形图，列出真值表如表3-3所示。表3-3 a b c d F a b c d F 0 1 2 3 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 8 9 10 11 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 1 实用文档.4 5 6 7 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 1 0 12 13 14 15 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 0 将逻辑函数填入卡若图，如图 3-5(a)所示，经简化可得

36、F，画出电路图如图 3-5(b)所示。bdcbcacbcadcbaF 图 3-5(a)图 3-5(b)3-6 是设计一个 4 输入、4 输出逻辑电路。当控制信号0C时，输出状态与输入状态相反；1C时，输出状态与输入状态相同。解：设3210AAAA、为输入变量，3210LLLL、为对应的输出变量，C为控制信号。根据已知条件：0C时，iiAL,1C时，iiAL,（3210，i）于是，可得：实用文档.既有 )3210(iii，iCACACAL 由于一般多用异或门，所以改写上式)3210(ii，iCAL 于是可以得到逻辑电路图如图 3-6 所示。CAAAALLLL001122331=1=1=1=1 图

37、 3-6 3-7 利用两片 8 线-3 线优先编码器 74HC148 集成电路构成的逻辑图如图 3.48 所示。I II I II III IYSYY07SEX174HC148(1)I I II II123456YY02I IYSYY07SEX174HC148(2)I I II II123456YY02I II I II IIDDDD0011223345678910 11 121314 15&图 3.48 题 3-7 图 （1）试分析电路所实现的逻辑功能。（2）指出当输入端处于下述几种情况时，电路的输出代码3210DDDD、。(a)当输入端4I为 0，其余各端均为 1 时；(b)当输入端10I

38、为 0，其余各端均为 1 时；实用文档.(c)当输入端0I和8I为 0，其余各端均为 1 时。（3）试说明当输入端150 II全为高电平 1 时和当00I而其余各端为高电平 1 时，电路输出状态的区别。解：（1）由图分析，电路构成 16 线-4 线优先编码器，输出端EXY为优先编码标志，当0EXY时表明输出代码为优先编码输出。（2）不同输入时，电路输出状态分析：(a)04I，低位片工作，该片011012YYY，总编码输出10110123DDDD，即01000123DDDD。(b)010I，高位片工作，该片101012YYY，总编码输出01010123DDDD，即10100123DDDD。(c)

39、080 II，则8I优先编码，高位片工作，该片111012YYY，总编码输出01110123DDDD，即10000123DDDD。（3）输入端150 II全为高电平 1 时和仅00I，电路输出状态分析如下：在这两种输入条件下，高位片与低位片输出111012YYY，不同的是：当输入端150 II全为高电平 1 时，两片EXY均为 1，总编码输出11110123DDDD，即00000123DDDD，且1EXY，表明两片均无键操作，输出代码无效；当仅00I，低位片工作，该片0EXY，总编码输出11110123DDDD，即00000123DDDD，但0EXY，表明有键操作，输出代码有效。3-8 试写出

40、图 3.49 电路所示输出210FFF、的逻辑函数式。实用文档.Y YAAAS70201274HC138Y Y Y Y Y Y654321S S13PQRFFF012&图 3.49 题 3-8 图 解：由图直接可以写出表达式如下：PQRRQPYYYYF70700 RQPRQPRQPYYYYYYF4214211 RPQRQPQRPYYYYYYF6536532 3-9 电路如图 3.50 所示，问图中哪个发光二极管发光。图 3.50 题 3-9 图 解：由图可知，74HC283 为加法器，运算结果为 1001，74HC85 为 4 位数据比较器，比较结果BA，所以输出端1BAQ，故 LED3发光二

41、极管发光。实用文档.3-10 某雷达站有 3 部雷达CBA、，其中A和B功率消耗相等，C的功率是A的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的 3 倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。解：根据题意分析可知，BAC22PPP，AXPP，XY3PP。列表 3-10：表 3-10 A B C X Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 1 1 根据真值表，可得卡诺图

42、如 3-10(a)(b)。图题解 3-10 由卡诺图(a)、(b)可得X、Y的逻辑表达式：CBAABCCBAX ABCY 所以，逻辑电路图如图解 3-10(c)所示。实用文档.XYABC111&11 图 3-10(c)3-11 某化学实验室有化学试剂 24 种，编号为 124 号，在配方时，必须遵守下列规定：（1）第 1 号不能与第 15 号同时用；（2）第 2 号不能与第 10 号同时用；（3）第 5、9、12 号不能同时用；（4）用第 7 号时必须同时配用第 18 号；（5）用第 10、12 号时必须同时配用第 24 号。请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号。解

43、：设 24 种化学试剂的代号分别为241 AA，并设有某号试剂时逻辑为 1，反之为逻辑 0，则由题意可得：由（1）得151AA，由（2）得102AA；由（3）得1295AAA，由（4）得187AA；由（5）得241210)(AAA；则发出报警信号为：2412101871295102151)(AAAAAAAAAAAAF，得电路图如图题解 3-11 所示。实用文档.AAAAAAAAAAAAF1152105912718101224&1&1 图 3-11 3-12 设计一个如图 3.51 所示五段 LED 数码管显示电路。输入为、，要求能显示英文 Error 中的三个字母、r、o（并要求=1 时全暗）

44、，列出真值表，用与非门画出逻辑图。图 3.50 题 3-12 图 解：设A、B为输入变量，根据题意，列出真值表如表3-12所示。表3-12 字母 形状 输 入 输 出 A B a b c d e E r o 暗 0 0 0 1 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 0 0 0 0 0 0 由真值表写出各输出端的逻辑表达式如下：ABda，BAb，Bc，BABAe。电路图如图 3-12 所示。实用文档.ABa、dbce1&1&图 3-12 3-13 4 位数值比较器 74HC85 集成电路应用。（1）试用一片 74HC85 器件和必要的门电路实现 2 个 5 位二

45、进制数的并行比较电路。（2）试用两片 74HC85 器件和必要的门电路实现 3 个 4 位二进制数CBA、的比较电路，并能判别：CBA、3 个数是否相等；若不等，A数是否最大或最小。解：（1）根据题意，将 2 个 5 位二进制数中的高四位，即1234AAAA和1234BBBB分别接入比较器的两参比数据输入端，而将0A和0B分别与BA的结果相或非后接至比较器级联输入端BA 和BA上，并将00BA 接至比较器级联输入端BA 上。电路图如图3-13(a)所示。A AA=BY42A=B74HC85AAB B B B321143YABABYAAAAABBBBBYYY0012341234ABA=BAB11

46、=1 图 3-13(a)实用文档.（2）根据题意，为了实现 3 个 4 位二进制数的比较，并按要求进行判别，可将 A 与B，A 与 C 分别在两片 74HC85 器件中进行比较，并用门电路将两片比较器的输出组合成3 种结果，即1Y，2Y，3Y。若BA 且CA，则有CBA，12Y；若BA 且CA，则 A 为最大，11Y；若BA且CA，则 A 为最小，13Y。电路图如图 3-13(b)所示。A AA=BY42A=B74HC85AAB B B B321143YABABYA AA=BY42A=B74HC85AAB B B B321143YABABY11A AA ACCCCBB BB3YYY12&图 3

47、-13(b)3-14 试用 74HC153 组成八选一数据选择器。解：在八选一数据选择器中，需要三个地址码，而四选一数据选择器只有两个地址码，于是需要用使能段S端作为第三位地址码的输入端。其逻辑图如图 3-14 所示。D D D DD D D0123456SA110AD D1110AAA012Y74HC153D D22212Y12D2013D D12S11 实用文档.图 3-14 3-15 试用 3 线-8 线译码器 74HC138 和与非门分别实现下列逻辑函数。（1）ZABCA BC()（2）ZABBC 解：（1）)7,3,2,1()(mCBACBABCAABCCBAABCZ （2）)7,6

48、,3(mBCACABABCBCABZ 电路如图 3-15(a)(b)所示。图 3-15 3-16 试用八选一数据选择器74HC151分别实现下列逻辑函数：1）ZF A B Cm(,)(,)0 1 5 6 2）ZABCA BC()解：（1）ZF A B Cm(,)(,)0 1 5 6 （2）)5,3,1,0()(mBCACBACBACBACBACBAZ 电路如图 3-16(a)(b)所示。实用文档.图 3-16 3-17 试用3线-8线译码器74HC138和与非门实现如下多输出逻辑函数：ZABCZABACABC12 解：)6,3,1,0()7,5,4,3,1(21mCABBCACBACBAZmB

49、CACBAABCCBACBAZ 电路如图 3-17 所示。Y YAAAS70201274HC138Y Y Y Y Y Y654321S S13ZZABC112&图 3-17 3-18 试设计一个能实现两个 1 位二进制全加运算和全减运算的组合逻辑电路。要求用以下器件分别构成电路。（1）用适当的门电路；（2）用 3 线8 线译码器 74HC138 及必要的门电路；实用文档.（3）用双 4 选 1 数据选择器 74HC153 及必要的门电路。解：根据题意可列出 1 位全加器和全减器的真值表如表 3-18 所示。全加和全减两种运算必须设置 1 控制信号，记为M，并设0M作全加运算，1M作全减运算。表

50、 3-18 全加/全减器真值表 M A B CI CO S M A B CI CO S 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 0 0 0 0 1 1 将加/减控制信号M作为一个输入变量，可得出一位全加、全减器的输出函数如下：)15,12,10,9,7,4,2,1(mS，)15,