《数字逻辑电路》试题.doc

《《数字逻辑电路》试题.doc》由会员分享，可在线阅读，更多相关《《数字逻辑电路》试题.doc（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、选择题（每小题1.5分）第一章：1. 带符号位二进制数10011010的反码是（ ）。 A. 11100101 B. 10011010 C. 10011011 D. 111001102. 十进制数5对应的余3码是（ ）。 A. 0101 B. 1000 C. 1010 D. 11003. 二进制代码1011对应的格雷码是（ ）。 A. 1011 B. 1010 C. 1110 D. 0001第二章：1. 下列公式中哪一个是错误的？ （ ） A. B. C. D. 2. 下列各式中哪个是三变量A、B、C的最小项？ （ ） A. B. C. D. 3. 下列函数中不等于A的是（ ）。 A. A

2、1 B. AA C. AAB D. A（AB）4. 在逻辑代数的加法运算中，11（ ）。 A. 2 B. 1 C. 10 D. 05. A1（ ）。 A. B. 1 C. D. 06. 含有A、B、C、D四个逻辑变量的函数Y=A+B+D中所含最小项的个数是（ ）。 A. 3 B. 8 C. 14 D. 167. 下列函数中等于AB的是（ ）。 A. （A1）B B. （AB）B C. AAB D. A（AB）8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。 A. 3 B. 10 C. 1024 D. 6009. 为了将600个运动员顺序编码，如果采用八进制代码，最少需

3、要用（ ）位。 A. 3 B. 4 C. 10 D. 75第三章：1. 采用漏极开路输出门电路（OD门）主要解决了（ ）。 A. CMOS门不能相“与”的问题 B. CMOS门的输出端不能“线与”的问题C. CMOS门的输出端不能相“或”的问题2. 下列哪个特点不属于CMOS传输门？（ ） A. CMOS传输门属于双向器件。 B. CMOS的输入端和输出端可以互易使用。C. CMOS传输门很容易将输入的高、低电平V变换为输出的高、低电平V。3. 晶体三极管是（ ），场效应管是（ ）。 A. 电压控制器件 B. 电流控制器件 C. 其它物理量控制器件4. 如果将与非门当作反相器使用，各输入端应如

4、何连接？ （ ） A. 与非门的一个输入端当作反相器的输入端，其它输入端都接高电平B. 与非门的一个输入端当作反相器的输入端，其它输入端都接低电平C. 与非门的一个输入端当作反相器的输出端，其它输入端都接高电平D. 与非门的一个输入端当作反相器的输出端，其它输入端都接低电平5. 下列哪种门电路不能实现数据的双向传输？ （ ） A. OD门 B. CMOS传输门 C. 三态门6. 如果将异或门当作反相器使用，各输入端应如何连接？ （ ）A. 异或门的一个输入端当作反相器的输入端，另一个输入端都接高电平B. 异或门的一个输入端当作反相器的输入端，另一个输入端都接低电平C. 异或门的一个输入端当作反

5、相器的输出端，另一个输入端都接高电平D. 异或门的一个输入端当作反相器的输出端，另一个输入端都接低电平第四章：1. 编码电路和译码电路中，（ ）电路的输出是二进制代码。 A. 编码 B. 译码 C. 编码和译码2. 在下列逻辑电路中，不是组合逻辑电路的有()。 A. 译码器 B. 数据选择器 C. 计数器 D. 数值比较器3. （ ）是构成组合逻辑电路的基本单元。 A. 触发器 B. 门电路 C. 门电路和触发器4. 下列说法错误的是（ ）。 A. 74HC148的输入和输出均以低电平作为有效信号。B. 74HC138的输出以低电平作为有效信号。 C. 7448的输出以低电平为有效信号。5.

6、对于3位二进制译码器，其相应的输出端共有（ ）个。 A. 3 B. 8 C. 6 D. 106. 一个8选1数据选择器的地址端有（ ）个。 A. 8 B. 1 C. 3 D. 27. 用7448可以直接驱动（ ）的半导体数码管。 A. 共阴极 B. 共阳极8. 两个1位二进制数A和B相比较，可以用（ ）作为A B的输出信号Y（AB）。A. B. C. D. 9. 两个1位二进制数A和B相比较，可以用（ ）作为A B的输出信号Y（AB）。A. B. C. D. 10. 两个1位二进制数A和B相比较，可以用（ ）作为A = B的输出信号Y（A=B）。A. B. C. D. 11. 一个4选1数据选

7、择器的地址端有（ ）个。 A. 8 B. 1 C. 3 D. 212. 在8线3线优先编码器74HC148中，扩展端的低电平输出信号表示（ ）。A. “电路工作，但无编码输入” B. “电路工作，而且有编码输入”第五章：1. 为实现将D触发器转换成触发器，应使（ ）。 A. D=Q B. D= C. D=T2. 为实现将D触发器转换成T触发器，应使（ ）。 A. D=Q B. D= C. D=T D. 3. 为实现将JK触发器转换成触发器，应使（ ）。 A. J=K=T B. J=K=1 C. D. 4. JK触发器，在J=K=1时，加上时钟脉冲，则触发器( ) A. 保持原态 B. 置0 C

8、. 置1 D. 翻转5. 一个触发器可记录一位二进制代码，它有（ ）个稳态。 A. 0 B. 1 C. 2 D.46. 存储8位二进制信息需要（ ）个触发器。 A. 2 B. 3 C. 4 D. 87. JK触发器，在J=0，K=1时，加上时钟脉冲，则触发器( ) A. 保持原态 B. 置0 C. 置1 D. 翻转8. 对于T触发器，若原态Q=0，欲使次态，应使输入端T=（ ）。 A. 0 B. 1 C. Q D. 9. 对于T触发器，若原态Q=1，欲使次态，应使输入端T=（ ）。 A. 0 B. 1 C. Q D. 第六章：1. 下列说法正确的是（ ）。 A. 编码器是时序逻辑电路。 B.

9、计数器是时序逻辑电路。C. 单稳态触发器有两个稳定状态。 D. 寄存器是组合逻辑电路。2. 以下集成电路属于计数器的是（ ）。 A. 74LS138 B. 74LS148 C. 74LS160 D. 74LS1513. Moore型时序逻辑电路的输出是()的函数。 A.输入B.系统状态C输入和系统状态4. 某计数器的输出波形如下图所示，该计数器是（ ）进制计数器。 A. 4 B. 5 C. 6 D. 75. 4位移位寄存器作环形计数器时，会有（ ）个无效状态。 A. 8 B. 10 C. 12 D. 166. 一个4位的二进制减法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态

10、为( )。 A. 1100 B. 1000 C. 0111 D. 10107. 一位8421BCD码计数器至少需要（ ）个触发器。 A. 3 B. 4 C. 5 D. 108. 用同步二进制计数器从0做加法，计到十进制数178，则最少需要（ ）个触发器。A. 10 B. 6 C. 7 D. 89. 4位移位寄存器，串行输入时经（ ）个脉冲后，4位数码全部移入寄存器中。 A. 2 B. 4 C. 10 D. 16第七章：1. 要构成容量为4K8的RAM，需要（ ）片容量为2568的RAM。 A. 4 B. 8 C. 16 D. 322. 寻址容量为256K4的RAM需要（ ）根地址线。 A. 4

11、 B. 8 C. 16 D. 183. 一个容量为5121的静态RAM具有（ ）。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根C. 地址线512根，数据线9根 D. 地址线9根，数据线512根第十章：1. 石英晶体多谐振荡器的突出优点是（ ）。 A. 速度高 B. 电路简单 C. 振荡频率稳定 D. 输出波形边沿陡峭2. TTL单定时器型号的最后几位数字为（ ）。 A. 555 B. 556 C. 7555 D. 75563. CMOS双定时器型号的最后几位数字为（ ）。 A. 555 B. 556 C. 7555 D. 75564. 以下各电路中，（ ）可以产生脉冲定时。A.

12、 多谐振荡器 B. 单稳态触发器 C. 施密特触发器 D. 石英晶体多谐振荡器5. 用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（ ）V。A. 3.33V B. 5V C. 6.66V D. 10V6. 多谐振荡器可产生（ ）。A. 正弦波 B. 矩形脉冲 C. 三角波 D. 锯齿波第十一章：1. 4位倒T型电阻网络DAC的电阻网络的电阻取值有（ ）种。 A. 1 B. 2 C. 4 D. 82. 将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为（ ）。 A. 采样 B. 量化 C. 保持 D. 编码3. 一个无符号8位数字量输入的DAC，其分辨率

13、为（ ）。 A. 1 B. 3 C. 4 D. 8二、填空题（每题3分）第一章：1. (5.375)10( )2 (3D.4)16( )10( )8 2. (54.375)10( )2 (8F.4)16( )10( )83. (37.375)10( )2 (2C.4)16( )10( )8第二章：1. 逻辑代数的基本运算有 、 和 三种。2. 逻辑代数的三种基本定理是 、 和 。3. 函数YABBC的最小项表达式为 。第六章：1. 数字电路按照是否有记忆功能通常可分为两类： 和 。2. 欲设计七进制计数器，如果设计合理，采用同步二进制计数器，最少应使用 个触发器。3. 欲设计一个37进制的计数

14、器至少需要用 片74LS160。第七章：1. 某台计算机的内存储器设置有32位的地址线，16位并行数据输入/输出端，则它的最大存储量是 。2. 若存储器的容量为512K8位，则地址代码应取 位。3. 一个容量为10248位的静态RAM有 根地址线， 根数据线。第十一章：1. 和 是衡量A/D转换器和D/A转换器性能优劣的主要标志。2. 权电阻网络D/A转换器的优点 ，缺点是 。3. 在D/A转换器和A/D转换器中通常用 和 来描述转换精度。三、化简题（每小题4分）1. 2. 3. 4. 5. 6. 7. 8. 9. 10. ，给定约束条件为。11. ，给定约束条件为。12. ，给定约束条件为。

15、四、综合题第四章：（每题7分）1. 分析下图电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。2. 分析下图电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。3. 分析下图电路，写出输出Z的逻辑函数式。74HC151为8选1数据选择器，输出的逻辑函数式为。4. 试画出用3线8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。5. 试用4选1数据选择器74HC153产生逻辑函数。6. 试用8选1数据选择器74HC151产生逻辑函数。第五章：（每题8分）1. 在下图所示电路中，若的电压波形如图中所示，试画出和端与之对应的电压波形。

16、假定触发器的初始状态为。2. 已知脉冲触发JK触发器输入端J、K和CLK的电压波形如下图所示，试画出和端对应的电压波形。假定触发器的初始状态为。3. 已知CMOS边沿触发方式JK触发器各输入端的电压波形如下图所示，试画出和端对应的电压波形。第六章：1. 分析下图计数器电路，说明这是多少进制的计数器。画出该电路的状态转换图（按Q3Q2Q1Q0排列）。2. 分析下图计数器电路，说明这是多少进制的计数器。画出该电路的状态转换图（按Q3Q2Q1Q0排列）。3. 试分析下图的计数器在M1和M0时各为几进制。4. 分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。5. 分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并说明该电路能否自启动。