多级结构存储器系统优秀PPT.ppt

《多级结构存储器系统优秀PPT.ppt》由会员分享，可在线阅读，更多相关《多级结构存储器系统优秀PPT.ppt（42页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机原理及系统结构 第三十一讲主讲老师：赵宏伟主讲老师：赵宏伟 学时：学时：64第第7 7章章多级结构的存储器系统概述和主存储器本章主要内容本章主要内容多级结构的存储器系统概述多级结构的存储器系统概述主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织教学计算机的内存储器实例教学计算机的内存储器实例提高储存器系统性能的途径提高储存器系统性能的途径3存储器系统的概念与目标存储器系统的概念与目标输入设备输入设备输出设备输出设备入入出出接接口口和和总总线线外存设备外存设备主存储器主存储器高速缓存高速缓存控控 制制 器器运运 算算 器器P197

2、P1974存储器系统的概念与目标存储器系统的概念与目标存储器的作用存储器的作用计算机中用来存放程序和数据的部件，是冯计算机中用来存放程序和数据的部件，是冯.诺依诺依曼结构计算机的重要组成曼结构计算机的重要组成程序和数据的共同特点：二进制位串程序和数据的共同特点：二进制位串存储器的要求存储器的要求能够有两个稳定状态来表示二进制中的能够有两个稳定状态来表示二进制中的“0”和和“1”简洁识别，两个状态能便利地进行转换简洁识别，两个状态能便利地进行转换几种常用的存储介质：磁介质、触发器、电容、几种常用的存储介质：磁介质、触发器、电容、光盘光盘5存储器系统的概念与目标存储器系统的概念与目标存储器追求的目

3、标存储器追求的目标尽可能快的存取速度：应能基本满足尽可能快的存取速度：应能基本满足CPU对数据对数据的要求的要求尽可能大的存储空间：可以满足程序对存储空间尽可能大的存储空间：可以满足程序对存储空间的要求的要求尽可能低的单位成本：（价格尽可能低的单位成本：（价格/位）在用户能够承位）在用户能够承受范围内受范围内怎么实现这个目标？怎么实现这个目标？用多级结构存储器把要用的程序和数据，按其运用多级结构存储器把要用的程序和数据，按其运用的急迫程度分段调入存储容量不同、运行速度用的急迫程度分段调入存储容量不同、运行速度不同的存储器中，并由硬软件系统统一调度管理不同的存储器中，并由硬软件系统统一调度管理例

4、如三级结构存储器：例如三级结构存储器：cache主存虚存主存虚存6多级结构存储器系统多级结构存储器系统选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自由速度、容量、成本方面的优势，从而达到最优性能价格比，以满足运用要求。例如：用容量更小但速度最快的 SRAM芯片组成 CACHE，容量较大速度适中的 DRAM芯片组成 MAIN MEMORY，用容量特大但速度较慢的磁盘设备构成 VIRTUAL MEMORY。P197P1977多级结构存储器系统多级结构存储器系统8程序运行的程序运行的局部性原理局

5、部性原理程序运行的局部性原理表现在三方面程序运行的局部性原理表现在三方面时间方面：在一小段时间内，最近被访问过的程时间方面：在一小段时间内，最近被访问过的程序和数据很可能再次被访问，例如：程序循环序和数据很可能再次被访问，例如：程序循环空间方面：在空间上这些被访问的程序和数据往空间方面：在空间上这些被访问的程序和数据往往集中在一小片存储区，例如：数组存放往集中在一小片存储区，例如：数组存放指令执行依次方面：在访问依次上，指令依次执指令执行依次方面：在访问依次上，指令依次执行比转移执行的可能性大行比转移执行的可能性大(大约大约 5:1)合理地把程序和数据安排在不同存储介质中合理地把程序和数据安排

6、在不同存储介质中P198P1989多级结构存储器之间应满足的原则多级结构存储器之间应满足的原则一样性原则一样性原则同一个信息可以处在不同层次存储器中，此时，同一个信息可以处在不同层次存储器中，此时，这一信息在几个级别的存储器中应保持相同的值。这一信息在几个级别的存储器中应保持相同的值。包含性原则包含性原则处在内层的信息确定被包含在其外层的存储器中，处在内层的信息确定被包含在其外层的存储器中，反之则不成立，即内层存储器中的全部信息是其反之则不成立，即内层存储器中的全部信息是其相邻外层存储器中一部分信息的复制品相邻外层存储器中一部分信息的复制品。P198P19810微电子技术发展趋势微电子技术发展

7、趋势CPU与与DRAM性能比较性能比较11现代计算机中的存储层次现代计算机中的存储层次利用程序的局部性原理利用程序的局部性原理以最低廉的价格供应尽可能大的存储空间以最低廉的价格供应尽可能大的存储空间以最快速的技术实现高速存储访问以最快速的技术实现高速存储访问12本章主要内容本章主要内容多级结构的存储器系统概述多级结构的存储器系统概述主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织教学计算机的内存储器实例教学计算机的内存储器实例提高储存器系统性能的途径提高储存器系统性能的途径13主存储器概述主存储器概述计算机中存储正处在运行中的程序和数

8、据计算机中存储正处在运行中的程序和数据(或一部分或一部分)的部件，通过的部件，通过地址、数据、限制三类总线与地址、数据、限制三类总线与 CPU等其他部件连通。等其他部件连通。地址总线地址总线 AB 的位数确定了可寻址的最大内存空间的位数确定了可寻址的最大内存空间数据总线数据总线 DB 的位数与工作频率的乘积正比于最高数据入出量的位数与工作频率的乘积正比于最高数据入出量限制总线限制总线 CB 指出总线周期的类型和本次读写操作完成的时刻指出总线周期的类型和本次读写操作完成的时刻READYWRITEREAD CPU MainMemoryAB k 位（给出地址）位（给出地址）DB n 位（传送数据）位

9、（传送数据）例如：例如：k=32 位位n=64 位位P200P20014主存储器的读写过程主存储器的读写过程主存储体数据寄存器地址寄存器/WE/CS0/CS1读过程：给出地址给出片选与读吩咐保存读出内容写过程：给出地址给出片选与数据给出写吩咐主存储体15主存储器概述主存储器概述主要技术指标主要技术指标n存取时间w通常用读写一个存储单元所需的时间度量，即读写速度n存储周期w连续两次读写存储单元所需的时间间隔w大于读写一次存储单元的存取时间n存储容量w通常用构成存储器的字节（8位）或者字数（2、4、8个字节）表述w多数计算机能在逻辑上同时支持按字节或者字读写存储器16半导体存储器的分类半导体存储器

10、的分类17计算机原理及系统结构 第三十二讲主讲老师：赵宏伟主讲老师：赵宏伟 学时：学时：64静态和动态静态和动态RAM芯片特性芯片特性 SRAMDRAM存储信息存储信息触发器触发器电容电容 破坏性读出破坏性读出非非是是须要刷新须要刷新不要不要须要须要 送行列地址送行列地址同时送同时送分两次送分两次送运行速度运行速度快快慢慢集成度集成度低低高高发热量发热量大大小小存储成本存储成本高高低低19动态存储器读写原理动态存储器读写原理动态存储器，是用金属氧化物半导体（动态存储器，是用金属氧化物半导体（MOS）的单个）的单个MOS管来存储一个二进制位（管来存储一个二进制位（bit）信息的。信息被存储）信息

11、的。信息被存储在在MOS管管T的源极的寄生电容的源极的寄生电容CS中，例如，用中，例如，用CS中存储中存储有电荷表示有电荷表示1，无电荷表示，无电荷表示0。+-字线字线位位线线高，高，T 导通，导通，低，低，T 截止。截止。VDDCS柵极柵极T源极源极漏极漏极充电充电放电放电通过电容通过电容CS有有无无存储电荷来存储电荷来区分信号区分信号1、0P201P20120+-VDDCS字线字线位位线线T 写写 1：使位线为低电平，：使位线为低电平，高，高，T 导通，导通，低，低，T 截止。截止。低低若若CS 上无电荷，则上无电荷，则 VDD 向向 CS 充电；充电；把把 1 信号写入了电容信号写入了电

12、容 CS 中。中。若若CS 上有电荷，则上有电荷，则 CS 的电荷不变，的电荷不变，保持原记忆的保持原记忆的 1 信号不变。信号不变。21+-VDDCS字线字线位位线线T高，高，T 导通，导通，低，低，T 截止。截止。高高写写 0：使位线为高电平，：使位线为高电平，若若CS 上有电荷，则上有电荷，则 CS 通过通过 T 放电；放电；若若CS 上无电荷，则上无电荷，则 CS 无充放电动作，无充放电动作，保持原记忆的保持原记忆的 0 信号不变。信号不变。把把 0 信号写入了电容信号写入了电容 CS 中。中。22+-VDDCS字线字线位位线线T接在位线上的读出放大器会感知这种变更，读出为接在位线上的

13、读出放大器会感知这种变更，读出为 1。高，高，T 导通，导通，高高读操作：读操作：首先使位线充电至高电平，当字线来高电平后，首先使位线充电至高电平，当字线来高电平后，T导通，导通，低低 若若 CS 上无电荷，则位线上无电位变更上无电荷，则位线上无电位变更，读出为，读出为 0；若若 CS 上有电荷，则会放电，并使位线电位由高变低，上有电荷，则会放电，并使位线电位由高变低，232425动态存储器读写原理动态存储器读写原理破坏性读出：读操作后，被读单元的内容确定被清为零，破坏性读出：读操作后，被读单元的内容确定被清为零，必需把刚读出的内容马上写回去，通常称其为预充电延迟，必需把刚读出的内容马上写回去

14、，通常称其为预充电延迟，它影响存储器的工作频率，在结束预充电前不能起先下一它影响存储器的工作频率，在结束预充电前不能起先下一次读。次读。要定期刷新：在不进行读写操作时，要定期刷新：在不进行读写操作时，DRAM 存储器的各存储器的各单元处于断路状态，由于漏电的存在，保存在电容单元处于断路状态，由于漏电的存在，保存在电容CS 上上的电荷会渐渐地漏掉，为此必需定时予以补充，通常称其的电荷会渐渐地漏掉，为此必需定时予以补充，通常称其为刷新操作。刷新不是按字处理，而是每次刷新一行，即为刷新操作。刷新不是按字处理，而是每次刷新一行，即为连接在同一行上全部存储单元的电容补充一次能量。刷为连接在同一行上全部存

15、储单元的电容补充一次能量。刷新周期一般为新周期一般为2ms，刷新有两种常用方式：，刷新有两种常用方式：集中刷新，停止内存读写操作，逐行将全部各行刷新一遍；集中刷新，停止内存读写操作，逐行将全部各行刷新一遍；分散刷新，每隔确定时间段，刷新一行，各行轮番进行。分散刷新，每隔确定时间段，刷新一行，各行轮番进行。信号序关系：结论性内容参考信号序关系：结论性内容参考P203。26静态存储器存储原理静态存储器存储原理静态存储器（静态存储器（SRAM）是用触发器线路记忆和读写数据的，）是用触发器线路记忆和读写数据的，通常用通常用6个个MOS管组成存储一位二进制信息的存储单元。管组成存储一位二进制信息的存储单

16、元。其中其中4个个MOS管组成两个反相器，输入输出交叉耦合构成管组成两个反相器，输入输出交叉耦合构成一位触发器，记忆一位二进制信息。一位触发器，记忆一位二进制信息。P204P2042728存储器的组织存储器的组织w用用10241位的芯片组成位的芯片组成1KB RAM29存储器的组织存储器的组织w用用2564位的芯片组成位的芯片组成1KB RAM30计算机原理及系统结构 第三十三讲主讲老师：赵宏伟主讲老师：赵宏伟 学时：学时：64存储器设计存储器设计w地址译码（芯片选择）地址译码（芯片选择）w字扩展字扩展w位扩展位扩展32本章主要内容本章主要内容多级结构的存储器系统概述多级结构的存储器系统概述主

17、存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织教学计算机的内存储器实例教学计算机的内存储器实例提高储存器系统性能的途径提高储存器系统性能的途径33教学计算机的内存储器实例教学计算机的内存储器实例设计基本要求设计基本要求须要须要ROM来存放监控程序来存放监控程序须要须要RAM供用户和监控程序运用供用户和监控程序运用能够让用户进行扩展能够让用户进行扩展地址总线：地址总线：16位，高位，高3位译码产出片选信号位译码产出片选信号数据总线：数据总线：16位，分为内部位，分为内部DB和外部和外部DB限制总线：限制总线：时钟信号：与时钟信号：与CP

18、U时钟同步，简化设计时钟同步，简化设计读写信号：由读写信号：由/MIO，REQ和和/WE译码生成内存和译码生成内存和IO读写信号读写信号34静态存储器字位扩展静态存储器字位扩展教学计算机系统的存储器的容量为教学计算机系统的存储器的容量为 10K字，每个字的字长为字，每个字的字长为 16 位。位。存储器芯片选用两种：存储器芯片选用两种：有有 8192 个存储单元、每个存储单元由个存储单元、每个存储单元由 8 位组成的静态存储器芯片位组成的静态存储器芯片58C65ROM有有 2048 个存储单元、每个存储单元由个存储单元、每个存储单元由 8 位组成的静态存储器芯片位组成的静态存储器芯片6116RA

19、M为组成为组成 16 位的存储器，必需运用两片芯片完成字长扩展（位扩展）；位的存储器，必需运用两片芯片完成字长扩展（位扩展）；为达到为达到10K的内容容量，还必需用两片芯片完成存储单元的数量扩展的内容容量，还必需用两片芯片完成存储单元的数量扩展（字扩展）；（字扩展）；为访问为访问 8192 个存储单元，须要运用个存储单元，须要运用13位地址，应把地址总线的低位地址，应把地址总线的低13位地址送到每个位地址送到每个58C65存储器芯片的地址引脚；存储器芯片的地址引脚；为访问为访问 2048 个存储单元，须要运用个存储单元，须要运用11位地址，应把地址总线的低位地址，应把地址总线的低11位地址送到

20、每个位地址送到每个6116存储器芯片的地址引脚；存储器芯片的地址引脚；对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器芯片的片选信号引脚芯片的片选信号引脚 /CS，用于选择让哪一个地址范围内的存储器芯，用于选择让哪一个地址范围内的存储器芯片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。还要向存储器芯片供应读写限制信号还要向存储器芯片供应读写限制信号/WE，以区分是读、还是写操作，以区分是读、还是写操作，/WE信号为高电平是读，为低是写。信号为高电平是读，为

21、低是写。35静态存储器字位扩展静态存储器字位扩展地址总线低地址总线低13位位高位地址译码给出高位地址译码给出片选信号片选信号/CS0/CS1高八位数据高八位数据低八位数据低八位数据/WE 2K*8 bit 8K*8 bit 8K*8 bit 2K*8 bit 译码器译码器13113110 01FFF1FFF2000200027FF27FF36本章主要内容本章主要内容多级结构的存储器系统概述多级结构的存储器系统概述主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织教学计算机的内存储器实例教学计算机的内存储器实例提高储存器系统性能的途径提高

22、储存器系统性能的途径37提高储存器系统性能的途径提高储存器系统性能的途径动态存储器系统的快速读写技术动态存储器系统的快速读写技术快速页式工作技术快速页式工作技术：连续读写属于同一行的多：连续读写属于同一行的多个列中的数据，其行地址只需在第一次读写时送个列中的数据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该入（锁存），之后保持不变，则每次读写属于该行的多个列中的数据时，仅锁存列地址即可，从行的多个列中的数据时，仅锁存列地址即可，从而省掉了锁存行地址时间，也就加快了主存储器而省掉了锁存行地址时间，也就加快了主存储器的读写速度。的读写速度。EDO（Extended Dat

23、a Out）技术：在数据）技术：在数据输出部分增加数据锁存线路，延长输出数据的有输出部分增加数据锁存线路，延长输出数据的有效保持时间，即使地址信号变更了，仍能取到正效保持时间，即使地址信号变更了，仍能取到正确的读出数据，这可以进一步缩短地址送入时间，确的读出数据，这可以进一步缩短地址送入时间，也就加快了主存储器的读写速度。也就加快了主存储器的读写速度。38提高储存器系统性能的途径提高储存器系统性能的途径主存储器的并行读写技术主存储器的并行读写技术并行读写能够使主存储器在一个工作周期或略多一点的时并行读写能够使主存储器在一个工作周期或略多一点的时间内读出多个主存字。在静态和动态的存储器都可运用并

24、间内读出多个主存字。在静态和动态的存储器都可运用并行读写技术。行读写技术。主要有两种方案：主要有两种方案：一体多字：加宽每个主存单元的宽度，同时存储多个主存一体多字：加宽每个主存单元的宽度，同时存储多个主存字字优点：降低平均读出时间，为原来的几分之一优点：降低平均读出时间，为原来的几分之一缺点：须要位数足够多的寄存器缓存数据，多次送数据总缺点：须要位数足够多的寄存器缓存数据，多次送数据总线线多体交叉编址：把主存储器分为几个独立读写、字长为为多体交叉编址：把主存储器分为几个独立读写、字长为为一个主存字的存储体，通过合理的组织，使几个存储体协一个主存字的存储体，通过合理的组织，使几个存储体协同工作

25、。同工作。两种读写方式：同时启动读写方式、依次轮番启动读写方两种读写方式：同时启动读写方式、依次轮番启动读写方式式交叉编址方式：因为程序运行的局部性原理，把连续的主交叉编址方式：因为程序运行的局部性原理，把连续的主存字分布存字分布 到不同的存储体中。到不同的存储体中。39一体多字结构结构地址寄存器地址寄存器 主存储器存储体主存储器存储体 W W W W 数据总线数据总线一体一体 4 字结构字结构40单字多体结构单字多体结构地址寄存器地址寄存器 数据总线数据总线 0字字 1字字 2字字 3字字 单字单字 4 体结构体结构41提高储存器系统性能的途径提高储存器系统性能的途径成组数据传送（成组数据传

26、送（Burst mode）目的：提高数据总线的输入输出实力目的：提高数据总线的输入输出实力传送一次地址，连续在总线上传送多个数据传送一次地址，连续在总线上传送多个数据须要须要CPU支持（支持（PC机机486以上）、主存储器支持（多体以上）、主存储器支持（多体结构、结构、EDO技术等）技术等）其他可行方案其他可行方案提高存储器芯片本身的读写速度提高存储器芯片本身的读写速度EDRAM：Enhanced DRAMCDRAM：Cache DRAM改进芯片之间的组合与结构关系改进芯片之间的组合与结构关系SDRAM：Synchronous DRAMRDRAM：Rambus DRAM运用多端口的存储器芯片运用多端口的存储器芯片42