可编程逻辑器件--PLD简介.ppt

《可编程逻辑器件--PLD简介.ppt》由会员分享，可在线阅读，更多相关《可编程逻辑器件--PLD简介.ppt（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、可编程逻辑器件PLD EDA工作室E-mail:Z2021/9/171课程简介l脉冲与数字电路为基础：学习了数字电路的基本设计方法。l可编程逻辑器件：面向实际工程应用，紧跟技术发展，掌握数字系统新的设计方法。l数字信号处理：后续课程，应用的一个方面，由FPGA代替DSP来实现算法，提高系统的速度。2021/9/172课程宗旨l更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想l更新数字系统设计手段，学会使用硬件描述语言（Hardware Description Language）代替传统的数字电路设计方法来设计数字系统。2021/9/173数字电路的基本组成l任何组合

2、电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。l时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。2021/9/174可编程逻辑器件的定义l逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。l可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。2021/9/175l74LS00 是是TTL与非门，高电平与非门，高电平4V左右，低电

3、平左右，低电平1V左右左右 vcc 4A 4B 4Y 3A 3B 3Y-14 13 12 11 10 9 8 1 2 3 4 5 6 7-1A 2A 1Y 2A 2B 2Y GND Y=nor(A and B)与非门经常用来实现组合逻辑的运算，与非门经常用来实现组合逻辑的运算，2021/9/1762021/9/177l74LS08是2输入四正与门集成电路芯片,常用在各种功能的数字电路系统中.l74ls04是带有6个非门的芯片，他的功能表就不用说了搞电子的地球人应该都知道的,引脚功能图详见下面:2021/9/1782021/9/179 还有一类是可编程逻辑器件，称为还有一类是可编程逻辑器件，称为

4、PLD（Programmable Logical Device)。如图如图2所示所示:可编程器件可编程器件2021/9/1710大大多多数数典典型型的的PLD器器件件是是由由二二级级组组合合网网 络构成的。络构成的。通常第一级是通常第一级是“与与”阵列；阵列；第二级是第二级是“或或”阵列。阵列。输输入入连连接接“与与”阵阵列列，在在其其中中进进行行“与与”逻辑组合，形成乘积项。逻辑组合，形成乘积项。然然后后乘乘积积项项转转入入“或或”阵阵列列，在在“或或”阵阵列列中中由由不不同同的的乘乘积积项项构构成成所所要要求求的的逻逻辑函数输出。辑函数输出。2021/9/1711 可编程逻辑器件的发展历程

5、可编程逻辑器件的发展历程70年代年代80年代年代90年代年代PROM 和和PLA 器器件件改改进进的的 PLA 器器件件GAL器器件件FPGA器器件件EPLD 器器件件CPLD器器件件内嵌复杂内嵌复杂功能模块功能模块的的SoPC2021/9/1712 可编程逻辑器件的分类可编程逻辑器件的分类图图3-2 按集成度按集成度(PLD)分类分类2021/9/1713简单简单PLD原理原理 电路符号表示电路符号表示图图3-3 常用逻辑门符号与现有国标符号的对照常用逻辑门符号与现有国标符号的对照2021/9/1714电路符号表示电路符号表示图图3-4PLD的互补缓冲器的互补缓冲器 图图3-5 PLD的互补

6、输入的互补输入 图图3-6 PLD中与阵列表示中与阵列表示图图3-7 PLD中或阵列的表示中或阵列的表示 图图3-8 阵列线连接表示阵列线连接表示 2021/9/1715乘积项乘积项与门与门2021/9/1716或项或项或门或门01AB例例:2021/9/1717基基本本的的PLD结结构构与阵列与阵列可编程可编程或阵列或阵列固定固定2021/9/1718PROM结构l与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。lEPROM和EEPROM2021/9/1719 PROM图图3-9 PROM基本结构：基本结构：其逻

7、辑函数是：其逻辑函数是：2021/9/1720 PROM图图3-10 PROM的逻辑阵列结构的逻辑阵列结构逻辑函数表示：逻辑函数表示：2021/9/1721 PROM图图3-11 PROM表达的表达的PLD图阵列图阵列图图3-12 用用PROM完成半加器逻辑阵列完成半加器逻辑阵列2021/9/1722用用PROM实现组合逻辑电路功能实现组合逻辑电路功能实现的函数为：实现的函数为：固定连接点固定连接点（与）（与）编程连接点编程连接点（或）（或）2021/9/1723PLA结构lPLA的内部结构在简单PLD中有最高的灵活性。2021/9/1724 PLA图3-13 PLA逻辑阵列示意图逻辑阵列示意

8、图2021/9/1725 PLA图图3-14 PLA与与 PROM的比较的比较2021/9/17261 PAL结构结构l与阵列可编程使输与阵列可编程使输入项增多，或阵列入项增多，或阵列固定使器件简化。固定使器件简化。l与项与项有被浪费的情有被浪费的情况且寄存器和况且寄存器和I/O数数量有限。量有限。l或阵列固定明显影或阵列固定明显影响了器件编程的灵响了器件编程的灵活性活性2021/9/1727 PAL 图3-15PAL结构：结构：图图3-16 PAL的常用表示：的常用表示：2021/9/1728 PAL实现逻辑函数的原理实现逻辑函数的原理l用与或阵列实现全加器。用与或阵列实现全加器。An、Bn

9、 加数，被加数加数，被加数 Cn 低位进位低位进位 Cn+1 本位进位本位进位 Sn和数和数l全加器的最简与或表达式全加器的最简与或表达式：二二.PAL、GAL结构结构2021/9/1729AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn二二.PAL、GAL结构结构2021/9/1730 在与在与/或阵列的基础上再增加触或阵列的基础上再增加触发器发器,便可以构成既可以实现组合逻便可以构成既可以实现组合逻辑功能，又可以实现实现时序逻辑辑功能，又可以实现实现时序逻辑功能的功能的PLD器件了。器件了。PAL实现逻辑函数的原理（续）实现逻辑函数的原理（续）二二.PAL、GAL结

10、构结构2021/9/1731 PAL图图3-17 一种一种PAL16V8的部分结构图的部分结构图2021/9/1732I/CLKI/OEIIIIIIIIGNDVCCI/OI/OI/OI/OI/OI/OI/OI/OGAL16V8GAL16V8引脚分布引脚分布2021/9/17332 GAL结构结构(以以GAL16V8为例为例)组成组成:8 8个输入缓冲器个输入缓冲器 8 8个输出个输出/反馈缓冲器反馈缓冲器 8 8个三态输出缓冲器个三态输出缓冲器 8 8个输出逻辑宏单元个输出逻辑宏单元 1 1个时钟输入个时钟输入CLK CLK 缓冲器缓冲器 1 1个输出使能缓冲器个输出使能缓冲器 1 1个可编程

11、的与阵列个可编程的与阵列2021/9/17341个可编程的个可编程的与阵列与阵列8个个输输入入缓缓冲冲器器8个个输输出出/反反馈馈缓缓冲冲器器8个个三三态态输输出出缓缓冲冲器器8个输出逻个输出逻辑宏单元辑宏单元 1个时钟输入个时钟输入CLK 缓冲器缓冲器1个输出使个输出使能缓冲器能缓冲器二二.PAL、GAL结构结构2021/9/1735输出逻辑宏单元（输出逻辑宏单元（OLMC）结构结构1个或门个或门1个异或门个异或门1个个D触发器触发器4个多路开关个多路开关结结构构控控制制字字SYN二二.PAL、GAL结构结构2021/9/1736输出逻辑宏单元输出逻辑宏单元OLMC(n)的的5种组态种组态1

12、.OLMC(n)的功能取决于熔丝状态的功能取决于熔丝状态SYN、AC0及及AC1(n)。取不同的取不同的SYN、AC0及及AC1(n)组合，可以得到宏单元组合，可以得到宏单元OLMC(n)的不同的等效电路，或称不同的组态。的不同的等效电路，或称不同的组态。2.GAL16V8的的OLMC(n)宏单元的宏单元的5种组态，如表种组态，如表9.1.6所所示。示。3.在在ABEL器件库中，根据器件库中，根据GAL16V8的不同工作模式，的不同工作模式，给给GAL16V8器件三个工业标号，如表器件三个工业标号，如表9.1.7所示。所示。2021/9/1737OMUX11100001TSMUXFMUXPTM

13、UXOEVCCCLKD QQAC0AC1(n)XOR(n)*AC0AC1(n)来自相邻引脚（来自相邻引脚（m）至相邻至相邻宏单元宏单元*对OLMC0和OMLC7 宏单元，反馈通道的AC0由SYN代替110101101010110100GAL输出宏单元结构输出宏单元结构时序工作方式：时序工作方式：AC0AC0 AC1AC1（n)n)：1010；模式；模式组合工作方式：组合工作方式：AC0AC0 AC1AC1（n)n)：11 11；0000；0101模式模式 结构控制位：结构控制位：AC0AC0-全局位，全局位，AC1(n)AC1(n)-局部位局部位2021/9/1738OMUX11100001T

14、SMUXFMUXPTMUXOECLKD QQAC0=1AC1(n)=0XOR(n)*AC0AC1(n)来自相邻引脚来自相邻引脚至相邻至相邻宏单元宏单元110101101010110寄存器输出结构寄存器输出结构特点：允许特点：允许8 8个乘积项，存在内部反馈个乘积项，存在内部反馈2021/9/1739OMUX11100001TSMUXFMUXPTMUXAC0=1AC1(n)=1XOR(n)*AC0AC1(n)来自相邻引脚来自相邻引脚至相邻至相邻宏单元宏单元110101101010110带反馈的组合输出结构带反馈的组合输出结构特点：允许特点：允许7 7个乘积项，双向输入、输出，有三态控制个乘积项，

15、双向输入、输出，有三态控制2021/9/1740OMUX11100001TSMUXFMUXPTMUXVCCAC0=0AC1(n)=0XOR(n)*AC0AC1(n)来自相邻引脚来自相邻引脚1101011010101100专用组合输出结构专用组合输出结构特点：允许特点：允许8 8个乘积项，单向输出，无反馈。个乘积项，单向输出，无反馈。2021/9/1741 GAL图图3-23 专用输入结构专用输入结构图图3-24复合输出反馈结复合输出反馈结构构2021/9/1742表表9.1.7 GAL16V8器件三个工业标号器件三个工业标号器器 件件工业标号工业标号意意 义义GAL16V8P16V8S简简单单

16、模模式式 SYN=1，AC0=0P16V8C复复合合模模式式 SYN=1，AC0=1P16V8R寄存器模式寄存器模式 SYN=0，AC0=12021/9/1743GAL16V8的工作模式的工作模式图图9.1.5 GAL16V8工作于简单模式图工作于简单模式图图图9.1.6 GAL16V8工作于复合模式工作于复合模式图图9.1.7 GAL16V8工作于寄存器模式工作于寄存器模式2021/9/1744课程内容l器件为什么能够编程了解大规模可编程逻辑器件的结构及工作原理l怎样对器件编程熟悉一种EDA软件的使用方法（工具）l以Altera公司的QuartusII为例掌握一种硬件描述语言（方法），以设计

17、软件的方式来设计硬件（重点）l以Verilog语言为例2021/9/1745参考书l王金明，数字系统设计与Verilog HDL，电子工业出版社。l杨晖，大规模可编程逻辑器件与数字系统设计，北京航空航天大学出版社。l褚振勇，FPGA设计及应用，西安电子科技大学出版社。l等等2021/9/1746脉冲与数字电路课程的回顾l布尔函数数字系统数学基础（卡诺图）l数字电路设计的基本方法组合电路设计问题逻辑关系真值表化简逻辑图时序电路设计列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图2021/9/1747脉冲与数字电路课程的回顾l使用中、小规模器件设计电路（74、54系列）编码器（74

18、LS148）译码器（74LS154）比较器（74LS85）计数器（74LS193）移位寄存器（74LS194）2021/9/1748脉冲与数字电路课程的回顾l设计方法的局限卡诺图只适用于输入比较少的函数的化简。采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。设计系统所需要的芯片种类多，且数量很大。2021/9/1749脉冲与数字电路课程的回顾l采用中小规模器件的局限电路板面积很大，芯片数量很多，功耗很大，可靠性低提高芯片的集成度设计比较困难能方便地发现设计错误电路修改很麻烦提供方便的修改手段lPLD器件的出现改变了这一切2021/9/1

19、750l管脚数目：208个l电源：3.3V（I/O）2.5V（内核）l速度250MHzl内部资源4992个逻辑单元10万个逻辑门49152 bit的RAM2021/9/1751PLD的发展趋势l向高集成度、高速度方向进一步发展最高集成度已达到400万门l向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低l内嵌多种功能模块RAM，ROM，FIFO，DSP，CPUl向数、模混合可编程方向发展2021/9/1752大的PLD生产厂家最大的PLD供应商之一FPGA的发明者，最大的PLD供应商之一ISP技术的发明者提供军品及宇航级产品2021/9/1753PLD器件的分类按编程工艺l熔丝或反熔丝编程器件Actel的FPGA器件体积小，集成度高，速度高，易加密，抗干扰，耐高温只能一次编程，在设计初期阶段不灵活lSRAM大多数公司的FPGA器件可反复编程，实现系统功能的动态重构每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序lEEPROM大多数CPLD器件可反复编程不用每次上电重新下载，但相对速度慢，功耗较大2021/9/1754