第2章可编程逻辑器件设计方法.ppt

《第2章可编程逻辑器件设计方法.ppt》由会员分享，可在线阅读，更多相关《第2章可编程逻辑器件设计方法.ppt（103页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、可编程逻辑器件设计方法 湖南大学电气与信息工程学院湖南大学电气与信息工程学院 叶佳卓叶佳卓2014.42014.4可编程逻辑器件设计方法-本章概述 可编程逻辑器件可编程逻辑器件（ProgrammableLogicDeviceProgrammableLogicDevice，PLDPLD）产生于上世纪产生于上世纪7070年代，是在专用集成电路年代，是在专用集成电路（ApplicationSpecificIntegratedCircuit,ASICApplicationSpecificIntegratedCircuit,ASIC）基础上发基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主展起来

2、的一种新型逻辑器件，是当今数字系统设计的主要硬件平台，其主要特点就是由用户通过硬件描述语言要硬件平台，其主要特点就是由用户通过硬件描述语言和相关电子设计自动化软件对其进行配置和编程。和相关电子设计自动化软件对其进行配置和编程。可编程逻辑器件设计方法-PLD芯片制造工艺 1 1、熔丝连接技术、熔丝连接技术 最早的允许对器件进行编程的技术是熔丝连接技最早的允许对器件进行编程的技术是熔丝连接技术。在这种技术的器件中，所有逻辑的连接都是靠熔丝连术。在这种技术的器件中，所有逻辑的连接都是靠熔丝连接的。熔丝器件是一次可编程的，一旦编程，永久不能改接的。熔丝器件是一次可编程的，一旦编程，永久不能改变。变。a

3、b逻辑1&ab逻辑1&图2.1熔丝未编程的结构图2.2熔丝编程的结构 可编程逻辑器件设计方法-PLD芯片制造工艺2 2、反熔丝连接技术、反熔丝连接技术反熔丝技术和熔丝技术相反，在未编程时，熔丝没有连反熔丝技术和熔丝技术相反，在未编程时，熔丝没有连接。如果编程后，熔丝将和逻辑单元连接。反熔丝开始是接。如果编程后，熔丝将和逻辑单元连接。反熔丝开始是连接两个金属连接的微型非晶硅柱。连接两个金属连接的微型非晶硅柱。未编程时，成高阻状态。编程结束后，形成连接。反未编程时，成高阻状态。编程结束后，形成连接。反熔丝器件是一次可编程的，一旦编程，永久不能改变。熔丝器件是一次可编程的，一旦编程，永久不能改变。a

4、b逻辑1&ab逻辑1&图2.3熔丝未编程的结构图2.4熔丝编程的结构可编程逻辑器件设计方法-PLD芯片制造工艺3 3、SRAMSRAM技术技术基于静态存储器基于静态存储器SRAMSRAM的可编程器件，值被保存在的可编程器件，值被保存在SRAMSRAM中时，只要系统正常供电信息就不会丢失，否中时，只要系统正常供电信息就不会丢失，否则信息将丢失。则信息将丢失。SRAMSRAM存储数据需要消耗大量的硅面存储数据需要消耗大量的硅面积，且断电后数据丢失。但是这种器件可以反复的编积，且断电后数据丢失。但是这种器件可以反复的编程和修改。程和修改。可编程逻辑器件设计方法-PLD芯片制造工艺4 4、掩膜技术、掩

5、膜技术ROMROM是非易失性的，系统断电后，信息被保留在存是非易失性的，系统断电后，信息被保留在存储单元中。掩膜器件可以读出，但是不能写入信息。储单元中。掩膜器件可以读出，但是不能写入信息。ROMROM单元保存了行和列数据，形成一个阵列，每一列有单元保存了行和列数据，形成一个阵列，每一列有负载电阻使其保持逻辑负载电阻使其保持逻辑1 1，每个行列的交叉有一个关联，每个行列的交叉有一个关联晶体管和一个掩膜连接。晶体管和一个掩膜连接。这种技术代价比较高，基本上很少使用。这种技术代价比较高，基本上很少使用。可编程逻辑器件设计方法-PLD芯片制造工艺 5 5、PROMPROM技术技术PROMPROM是非

6、易失性的，系统断电后，信息被保留在是非易失性的，系统断电后，信息被保留在存储单元中。存储单元中。PROMPROM器件可以编程一次，以后只能读数器件可以编程一次，以后只能读数据而不能写入新的数据。据而不能写入新的数据。PROMPROM单元保存了行和列数单元保存了行和列数据，形成一个阵列，每一列有负载电阻使其保持逻辑据，形成一个阵列，每一列有负载电阻使其保持逻辑1 1，每个行列的交叉有一个关联晶体管和一个掩膜连，每个行列的交叉有一个关联晶体管和一个掩膜连接。接。如果可以多次编程就成为如果可以多次编程就成为EPROMEPROM，EEPROMEEPROM技术。技术。可编程逻辑器件设计方法-PLD芯片制

7、造工艺6 6、FLASHFLASH技术技术FLASHFLASH技术的芯片的檫除的速度比技术的芯片的檫除的速度比PROMPROM技术要快技术要快的多。的多。FLASHFLASH技术可采用多种结构，与技术可采用多种结构，与EPROMEPROM单元类单元类似的具有一个浮置栅晶体管单元和似的具有一个浮置栅晶体管单元和EEPROMEEPROM器件的薄氧器件的薄氧化层特性。化层特性。可编程逻辑器件结构-CPLD芯片内部结构 CPLDCPLD由完全可编程的与由完全可编程的与/或阵列以及宏单元库构成。或阵列以及宏单元库构成。与与/或阵列是可重新编程的，可以实现多种逻辑功能。宏或阵列是可重新编程的，可以实现多种

8、逻辑功能。宏单元则是可实现组合或时序逻辑的功能模块，同时还提供单元则是可实现组合或时序逻辑的功能模块，同时还提供了真值或补码输出和以不同的路径反馈等额外的灵活性。了真值或补码输出和以不同的路径反馈等额外的灵活性。下面给出了下面给出了CPLDCPLD的内部结构图。的内部结构图。可编程逻辑器件结构-CPLD芯片内部结构可编程逻辑器件结构-CPLD芯片内部结构(功能块)FB内部的逻辑使用积之和SOP描述。36个输入提供了72个真和互补信号到可编程的“与”阵列来生成90个乘积项。最多可用的90个乘积项可以通过乘积项分配器分配到一个每个宏单元。可编程逻辑器件结构-CPLD芯片内部结构(宏单元)图2.7宏

9、单元的内部结构触发器资源触发器资源组合逻辑资源组合逻辑资源可编程逻辑器件结构-CPLD芯片内部结构(宏单元)从数字电路的知识知道从数字电路的知识知道,任何一个数字系统是由组合任何一个数字系统是由组合逻辑电路和时序电路构成的逻辑电路和时序电路构成的.所以宏单元应该是所以宏单元应该是CPLDCPLD芯片最重要的功能单元芯片最重要的功能单元.因为因为数字系统的逻辑功能是在宏单元内实现的数字系统的逻辑功能是在宏单元内实现的.可编程逻辑器件结构-CPLD芯片内部结构(快速连接矩阵)快速连接开关矩阵的内部结构快速连接矩阵快速连接矩阵可编程逻辑器件结构-CPLD芯片内部结构IO块内部逻辑可编程逻辑器件设计方

10、法-FPGA芯片的内部结构芯片的内部结构 现场可编程门阵列现场可编程门阵列(FieldProgrammableGateArray,(FieldProgrammableGateArray,FPGA)FPGA)是在是在PALPAL、GALGAL、EPLDEPLD、CPLDCPLD等可编程器件的等可编程器件的基础上进一步发展起来的，它是作为基础上进一步发展起来的，它是作为ASICASIC领域中的一种领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。服了原有可编程器件门电路有限的缺点。由于由于FPGAFPGA

11、需要被反复烧写，它实现组合逻辑的基需要被反复烧写，它实现组合逻辑的基本结构不可能像本结构不可能像ASICASIC那样通过固定的与非门来完成，而那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。查找表可以很好地只能采用一种易于反复配置的结构。查找表可以很好地满足这一要求，目前主流满足这一要求，目前主流FPGAFPGA都采用了基于都采用了基于SRAMSRAM工艺工艺的查找表结构，也有一些军品和宇航级的查找表结构，也有一些军品和宇航级FPGAFPGA采用采用FlashFlash或者熔丝与反熔丝工艺的查找表结构。或者熔丝与反熔丝工艺的查找表结构。可编程逻辑器件设计方法-FPGA芯片的内部结

12、构芯片的内部结构(查找表查找表)由布尔代数理论可知，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果，所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(4输入查找表输入查找表)实际逻辑电实际逻辑电路路LUT实现实现方式方式a,b,c,d输输入入逻辑输逻辑输出出RAM地址地址RAM中存中存储储内容内容00000000000001000010.1111111111可编程逻辑器

13、件设计方法-FPGA芯片的内部结构芯片的内部结构(4输入查找表输入查找表)查找表（查找表（Look-Up-TableLook-Up-Table）简称为）简称为LUTLUT，LUTLUT本质上本质上就是一个就是一个RAMRAM。目前。目前FPGAFPGA中多使用中多使用4 4输入的输入的LUTLUT，所以，所以每一个每一个LUTLUT可以看成一个有可以看成一个有4 4位地址线的位地址线的RAMRAM。当用户通过原理图或当用户通过原理图或HDLHDL语言描述了一个逻辑电路语言描述了一个逻辑电路以后，以后，PLD/FPGAPLD/FPGA开发软件会自动计算逻辑电路的所有开发软件会自动计算逻辑电路的所

14、有可能结果，并把真值表（即结果）事先写入可能结果，并把真值表（即结果）事先写入RAMRAM，这，这样，每输入一个信号进行逻辑运算就等于输入一个地址样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。进行查表，找出地址对应的内容，然后输出即可。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(4输入查找表输入查找表)LUTLUT具有和逻辑电路相同的功能。实际上，具有和逻辑电路相同的功能。实际上，LUTLUT具有具有更快的执行速度和更大的规模。更快的执行速度和更大的规模。LUTLUT具有下面的特点：具有下面的特点：1 1）LUTLUT实现组合逻辑

15、的功能由输入决定，而不是由实现组合逻辑的功能由输入决定，而不是由 复杂度决定；复杂度决定；2 2）LUTLUT实现组合逻辑有固定的传输延迟；实现组合逻辑有固定的传输延迟；多年以来，四输入多年以来，四输入 LUTLUT一直是业界标准。但是，在一直是业界标准。但是，在65nm65nm工艺条件下，相较于其它电路（特别是互连电工艺条件下，相较于其它电路（特别是互连电路），路），LUTLUT的常规结构大大缩小。的常规结构大大缩小。一个具有四倍比特位的六输入一个具有四倍比特位的六输入LUT(6-LUT)LUT(6-LUT)仅仅将仅仅将 CLBCLB面积提高了面积提高了15%-15%-但是平均而言，每个但是

16、平均而言，每个 LUTLUT上可集上可集成的逻辑数量却增加了成的逻辑数量却增加了40%40%。更高的逻辑密度通常可以降。更高的逻辑密度通常可以降低级联低级联 LUTLUT的数目，并且改进关键路径延迟性能。的数目，并且改进关键路径延迟性能。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(6输入查找表输入查找表)可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(6输入查找表输入查找表)新一代的新一代的FPGAFPGA提供了真正的提供了真正的 6-LUT6-LUT，可以将，可以将它用作逻辑或者分布式存储器，这时它用作逻辑或者分布式存储器，这时 LUTLUT是一个是一个646

17、4位的分布式位的分布式 RAMRAM（甚至双端口或者四端口）或者一（甚至双端口或者四端口）或者一个个3232位可编程移位寄存器。位可编程移位寄存器。每个每个 LUTLUT具有两个输出，从而实现了五个变量具有两个输出，从而实现了五个变量的两个逻辑函数，存储的两个逻辑函数，存储32x2RAM32x2RAM比特，或者作为比特，或者作为16x2-bit16x2-bit的移位寄存器进行工作。的移位寄存器进行工作。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(6输入查找表输入查找表)4/6输入输入LUT实现实现8:1多路复用器的原理多路复用器的原理可编程逻辑器件设计方法-FPGA芯片的内部

18、结构芯片的内部结构(6输入查找表输入查找表)XilinxSpartan-6FPGA芯片的内部版图结构，随着FPGA集成度的不断增加，其功能不断的增强，新一代的FPGA芯片内部结构包含:nGTP收发器nCLB单元nPCI-E块nIO组n存储器控制块n块存储器nDSP模块n时钟管理模块等资源。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(CLB)可配置的逻辑块（ConfigurableLogicBlock,CLB）是主要的逻辑资源，用于实现顺序和组合逻辑电路。每个CLB连接到一个开关矩阵用于访问通用的布线资源。一个CLB包含一对切片Slice。这两个切片没有直接的相互连接，每个切片

19、通过列组织在一起。对于每个CLB，CLB底下的切片标号为SLICE(0)，CLB上面的切片标号为SLICE(1)。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(CLB)X X后面的数字标识切片对内每个后面的数字标识切片对内每个切片的位置，以及切片列的位置。切片的位置，以及切片列的位置。X X编号计算切片位置从底部以顺序编号计算切片位置从底部以顺序0 0，1 1开始计算（第开始计算（第1 1列列CLBCLB）；）；2 2，3(3(第第2 2列列CLB)CLB)。Y Y编号后的数字标识编号后的数字标识切片的行位置。图中的切片的行位置。图中的4 4个个CLBCLB位于位于硅片的左下角

20、的位置。硅片的左下角的位置。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(SLICE)LUT进位链进位链触发器触发器复用器复用器触发器触发器可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(时钟资源时钟资源)Spartan-6Spartan-6的的FPGAFPGA时钟资源包含下面四种类型的连接：时钟资源包含下面四种类型的连接：全局时钟输入引脚全局时钟输入引脚(GCLK)(GCLK)；全局时钟复用开关（全局时钟复用开关（BUFG,BUFGMUXBUFG,BUFGMUX）I/OI/O时钟缓冲区（时钟缓冲区（BUFIO2,BUFIO2_2CLK,BUFPLLBUFIO2,

21、BUFIO2_2CLK,BUFPLL）水平的时钟布线缓冲区（水平的时钟布线缓冲区（BUFHBUFH）Spartan-6Spartan-6的的FPGAFPGA包含两种类型的时钟网络：包含两种类型的时钟网络：提供了提供了1616个高速，低抖动的全局时钟资源来优化性能。这些个高速，低抖动的全局时钟资源来优化性能。这些资源通过资源通过EDAEDA软件工具自动的使用。软件工具自动的使用。提供了提供了4040个超高速、低抖动的个超高速、低抖动的I/OI/O区域时钟资源。用于服务本区域时钟资源。用于服务本地的地的I/OI/O串行串行/解串行电路。解串行电路。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片

22、的内部结构(时钟资源时钟资源)DCM的符号可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(BRAM)大多数大多数FPGAFPGA都具有内嵌都具有内嵌的块的块RAMRAM，这大大拓展了，这大大拓展了FPGAFPGA的应用范围和灵活性。的应用范围和灵活性。块块RAMRAM可被配置为可被配置为:1)1)单端口单端口RAMRAM；2 2）双端口）双端口RAMRAM；3 3）内容地址存储器）内容地址存储器（CAMCAM）；）；4 4）FIFOFIFO等常用存储结构。等常用存储结构。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(BRAM)单片块单片块RAMRAM的容量为的容量

23、为18k18k比特，即位宽为比特，即位宽为1818比特、深比特、深度为度为10241024，可以根据需要改变位宽和深度，但要满足：，可以根据需要改变位宽和深度，但要满足：1)1)修改后的容量（位宽修改后的容量（位宽 深度）不能大于深度）不能大于18k18k比特；比特；2)2)位宽最大不能超过位宽最大不能超过3636比特比特;当然，可以将多片块当然，可以将多片块RAMRAM级联起来形成更大的级联起来形成更大的RAMRAM，此时只受限于芯片内块此时只受限于芯片内块RAMRAM的数量，而不再受上面两条的数量，而不再受上面两条原则约束。原则约束。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部

24、结构(布线资源布线资源)互联是互联是FPGAFPGA内用于在功能元件，比如内用于在功能元件，比如IOBIOB，CLBCLB，DSPDSP和和BRAMBRAM，的输入和输出信号通路的可编程网络。互，的输入和输出信号通路的可编程网络。互联也称为布线，被分段用于最优的连接。联也称为布线，被分段用于最优的连接。Spartan-6FPGACLBSpartan-6FPGACLB在在FPGAFPGA内以规则的阵列排列。内以规则的阵列排列。如下图，每个到开关矩阵的连接用来访问通用的布线资如下图，每个到开关矩阵的连接用来访问通用的布线资源。源。可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(布线资

25、源布线资源)图2.20FPGA内的布线资源可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(存储器控制器存储器控制器)Spartan-6FPGASpartan-6FPGA内内集成了硬的存储器控制集成了硬的存储器控制器，器，FPGAFPGA内集成的硬存内集成的硬存储器控制器减少了设计储器控制器减少了设计的时间，并且支持的时间，并且支持DDR,DDR,DDR2,DDR3&LPDDRDDR2,DDR3&LPDDR。特点具体体现高性能最大800Mbps低成本节约软件逻辑，较小的晶圆低功耗专用的逻辑容易设计时间收敛不再是一个问题可配置的多端口用户接口核生成器/MIG向导&EDK支持可编程逻辑

26、器件设计方法-FPGA芯片的内部结构芯片的内部结构(DSP核核)DSP模块内部结构分析其结构分析其结构.和和DSP算法的关系算法的关系可编程逻辑器件设计方法-FPGA芯片的内部结构芯片的内部结构(输入输入/输出块输出块)可编程输入可编程输入/输出单元简称输出单元简称I/OI/O单单元，是芯片与外界电路的接口部分，元，是芯片与外界电路的接口部分，完成不同电气特性下对输入完成不同电气特性下对输入/输出信输出信号的驱动与匹配要求。号的驱动与匹配要求。FPGAFPGA的的I/OI/O按组分类，每组都按组分类，每组都能够独立地支持不同的能够独立地支持不同的I/OI/O标准。通标准。通过软件的灵活配置，可

27、适配不同的电过软件的灵活配置，可适配不同的电气标准与气标准与I/OI/O物理特性，可以调整驱物理特性，可以调整驱动电流的大小，可以改变上、下拉电动电流的大小，可以改变上、下拉电阻。阻。思考问题?可编程逻辑器件的可编程主要体现在哪些方面可编程逻辑器件的可编程主要体现在哪些方面?1)CLB 1)CLB的功能分配的功能分配 2)2)连线的控制连线的控制 3)IO3)IO块的控制块的控制可编程逻辑器件设计方法CPLD和FPGA的比较 FPGAFPGA和和CPLDCPLD都是可编程逻辑器件都是可编程逻辑器件,有很多共同特点有很多共同特点,但由于和但由于和FPGAFPGA结构上的差异结构上的差异,具有各自

28、的特具有各自的特点：点：1 1、CPLDCPLD更适合完成各种算法和组合逻辑更适合完成各种算法和组合逻辑,FPGA,FPGA更适更适合于完成时序逻辑。换句话说合于完成时序逻辑。换句话说,更适合于触发器更适合于触发器丰富的结构丰富的结构,而而CPLDCPLD更适合于触发器有限而乘积项丰富更适合于触发器有限而乘积项丰富的结构。的结构。2 2、CPLDCPLD的连续式布线结构决定了它的时序延迟是均的连续式布线结构决定了它的时序延迟是均匀的和可预测的匀的和可预测的,而而FPGAFPGA的分段式布线结构决定了其延的分段式布线结构决定了其延迟的不可预测性。迟的不可预测性。可编程逻辑器件设计方法CPLD和F

29、PGA的比较 3 3、在编程上、在编程上FPGAFPGA比比CPLDCPLD具有更大的灵活性。具有更大的灵活性。CPLDCPLD通、过修改具有固定内连电路的逻辑功能来编程通、过修改具有固定内连电路的逻辑功能来编程,FPGA,FPGA主主要通过改变内部连线的布线来编程要通过改变内部连线的布线来编程;FPGA;FPGA可在逻辑门下编可在逻辑门下编程程,而而CPLDCPLD是在逻辑块下编程。是在逻辑块下编程。4 4、FPGAFPGA的集成度比的集成度比CPLDCPLD高高,具有更复杂的布线结构具有更复杂的布线结构和逻辑实现。和逻辑实现。可编程逻辑器件设计方法CPLDCPLD和和FPGAFPGA的比较

30、的比较5 5、CPLDCPLD比比FPGAFPGA使用起来更方便。使用起来更方便。CPLDCPLD的编程采用的编程采用E2PROME2PROM或或FASTFLASFASTFLAS技术技术,无需外部存储器芯片无需外部存储器芯片,使用使用简单。而简单。而FPGAFPGA的编程信息需存放在外部存储器上的编程信息需存放在外部存储器上,使用方使用方法复杂。法复杂。6 6、CPLDCPLD的速度比的速度比FPGAFPGA快快,并且具有较大的时间可预并且具有较大的时间可预测性。这是由于测性。这是由于FPGAFPGA是门级编程是门级编程,并且并且CLBCLB之间采用分布之间采用分布式互联式互联,而而CPLDC

31、PLD是逻辑块级编程是逻辑块级编程,并且其逻辑块之间的互联并且其逻辑块之间的互联是集总式的。是集总式的。第第2 2章章 可编程逻辑器件设计方法可编程逻辑器件设计方法CPLDCPLD和和FPGAFPGA的比较的比较7 7、在编程方式上、在编程方式上,CPLD,CPLD主要是基于主要是基于E2PROME2PROM或或FLASHFLASH存储器编程存储器编程,编程次数可达编程次数可达1 1万次万次,优点是系统断电时优点是系统断电时编程信息也不丢失。编程信息也不丢失。CPLDCPLD又可分为在编程器上编程和在又可分为在编程器上编程和在系统编程两类。系统编程两类。FPGAFPGA大部分是基于大部分是基于

32、SRAMSRAM编程编程,编程信息编程信息在系统断电时丢失在系统断电时丢失,每次上电时每次上电时,需从器件外部将编程。数需从器件外部将编程。数据重新写入据重新写入SRAMSRAM中。其优点是可以编程任意次中。其优点是可以编程任意次,可在工作可在工作中快速编程中快速编程,从而实现板级和系统级的动态配置。从而实现板级和系统级的动态配置。8 8、CPLDCPLD保密性好保密性好,FPGA,FPGA保密性差。保密性差。可编程逻辑器件设计方法CPLDCPLD和和FPGAFPGA的比较的比较9 9、一般情况下、一般情况下,CPLD,CPLD的功耗要比的功耗要比FPGAFPGA大大,且集成度越且集成度越高越

33、明显。高越明显。CPLDCPLD最基本的单元是宏单元。一个宏单元包最基本的单元是宏单元。一个宏单元包含一个寄存器含一个寄存器(使用多达使用多达1616个乘积项作为其输入个乘积项作为其输入)及其它有及其它有用特性。用特性。因为每个宏单元用了因为每个宏单元用了1616个乘积项，因此设计人个乘积项，因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是员可部署大量的组合逻辑而不用增加额外的路径。这就是为何为何CPLDCPLD被认为是被认为是“逻辑丰富逻辑丰富”型的。宏单元以逻辑模型的。宏单元以逻辑模块块的形式排列的形式排列(LB)(LB)，每个逻辑模块由，每个逻辑模块由1616个宏单元组成。宏

34、单个宏单元组成。宏单元执行一个元执行一个ANDAND操作，然后一个操作，然后一个OROR操作以实现组合逻操作以实现组合逻辑。辑。可编程逻辑器件设计方法Xilinx公司器件简介-XilinxXilinx公司目前有两大类公司目前有两大类CPLDCPLD产品产品:1)CoolRunner1)CoolRunner系列；系列；2)XC95002)XC9500系列；系列；CoolRunnerCoolRunner系列中又包含系列中又包含CoolRunner-IICoolRunner-II和和CoolRunnerCoolRunnerXPLA3XPLA3两个系列。两个系列。XC9500XC9500系列中又包含系

35、列中又包含XC9500XLXC9500XL和和XC9500XC9500两个系列两个系列。可编程逻辑器件设计方法Xilinx公司器件简介-XC9500在保持高性能的同时，在保持高性能的同时，XC9500XC9500器件还能提供最大的器件还能提供最大的布线能力和灵活性。布线能力和灵活性。该构架特性丰富，包括单个该构架特性丰富，包括单个 p-termp-term输出激活和输出激活和 3 3个全个全局时钟，并且其单位输出的局时钟，并且其单位输出的 p-termp-term比其它比其它 CPLDCPLD多。多。该构架公认的在保持管脚分配（管脚锁定）的同时适该构架公认的在保持管脚分配（管脚锁定）的同时适应

36、设计变化的能力已在自应设计变化的能力已在自 XC9500XC9500系列推出以来的无数现系列推出以来的无数现实世界中消费类设计中得到了说明。这个有保证的管脚锁实世界中消费类设计中得到了说明。这个有保证的管脚锁定意味着可以充分利用在系统编程性，并且能够在任何时定意味着可以充分利用在系统编程性，并且能够在任何时间（甚至是现场）轻松完成变更。间（甚至是现场）轻松完成变更。可编程逻辑器件设计方法Xilinx公司器件简介-XC9500可编程逻辑器件设计方法Xilinx公司器件简介-XC9500XLXC9500XLXC9500XL的的CPLDCPLD提供了一个高性能非易失性可编程提供了一个高性能非易失性可

37、编程逻辑解决方案，包括成本优化的芯片、免费的设计工具逻辑解决方案，包括成本优化的芯片、免费的设计工具和无与伦比的技术支持。和无与伦比的技术支持。使用与使用与 XilinxFPGAXilinxFPGA同样的设同样的设计环境，计环境，XC9500XLCPLDXC9500XLCPLD可以为您提供灵活、高级的可以为您提供灵活、高级的逻辑系统设计所需的一切。逻辑系统设计所需的一切。可编程逻辑器件设计方法Xilinx公司器件简介-XC9500XL可编程逻辑器件设计方法Xilinx公司器件简介-CoolRunner-II 作为第一款能够提供作为第一款能够提供100%100%数字核的数字核的 CPLDCPLD

38、系列，只有系列，只有 CoolRunner-IICoolRunner-II系列可以通过单个成本优化解决方案提供系列可以通过单个成本优化解决方案提供高性能和极低的功耗，以及现实系统特性。高性能和极低的功耗，以及现实系统特性。可编程逻辑器件设计方法Xilinx公司器件简介-CoolRunner-II可编程逻辑器件设计方法Xilinx公司器件简介-CoolRunner-II可编程逻辑器件设计方法Xilinx公司器件简介-CoolRunnerXPLA3 CoolRunnerXPLA3CoolRunnerXPLA3先进构架特性体现在具有直接输入先进构架特性体现在具有直接输入寄存器路径，多时钟、寄存器路径

39、，多时钟、JTAGJTAG编程、编程、5V5V耐压的耐压的 I/OI/O和一个和一个完整的完整的 PLAPLA结构。这些增强性能提供了高速度和最灵活结构。这些增强性能提供了高速度和最灵活的逻辑分配，从而具有了无需改变管脚即可修改设计的能的逻辑分配，从而具有了无需改变管脚即可修改设计的能力。力。CoolRunnerXPLA3CoolRunnerXPLA3架构包括一组架构包括一组4848个乘积项，该乘个乘积项，该乘积项可分配到逻辑块中的任意宏单元。积项可分配到逻辑块中的任意宏单元。可编程逻辑器件设计方法Xilinx公司器件简介-CoolRunnerXPLA3可编程逻辑器件设计方法Xilinx公司器

40、件简介-CoolRunnerXPLA3可编程逻辑器件设计方法Xilinx公司器件简介-FPGA XilinxXilinx公司目前有两大类公司目前有两大类FPGAFPGA产品：产品：1)Spartan1)Spartan系列系列主要面向低成本的中低端应用，是目前业界成本最低主要面向低成本的中低端应用，是目前业界成本最低的一类的一类FPGAFPGA；2)Virtex2)Virtex系列系列主要面向高端应用，属于业界的顶级产品主要面向高端应用，属于业界的顶级产品。这两个系列的差异仅限于芯片的规模和专用模块上，这两个系列的差异仅限于芯片的规模和专用模块上，都采用了先进的都采用了先进的0.13um0.13

41、um、90nm90nm甚至甚至65nm65nm制造工艺，具制造工艺，具有相同的卓越品质。有相同的卓越品质。可编程逻辑器件设计方法Xilinx公司FPGA器件-Spartan类 SpartanSpartan系列适用于普通的工业、商业等领域，目前主系列适用于普通的工业、商业等领域，目前主流的芯片包括：流的芯片包括：Spartan-2Spartan-2、Spartan-2ESpartan-2E、Spartan-3Spartan-3、Spartan-3ASpartan-3A以及以及Spartan-3ESpartan-3E等种类。等种类。1 1）Spartan-2Spartan-2最高可达最高可达202

42、0万系统门；万系统门；2 2）Spartan-2ESpartan-2E最高可达最高可达6060万系统门；万系统门；3 3）Spartan-3Spartan-3最高可达最高可达500500万门；万门；4 4）Spartan-3ASpartan-3A和和Spartan-3ESpartan-3E不仅系统门数更大，还增不仅系统门数更大，还增强了大量的内嵌专用乘法器和专用块强了大量的内嵌专用乘法器和专用块RAMRAM资源，具备实资源，具备实现复杂数字信号处理和片上可编程系统的能力。现复杂数字信号处理和片上可编程系统的能力。可编程逻辑器件设计方法-Xilinx公司FPGA器件-Spartan-2系列 Sp

43、artan-2Spartan-2在在SpartanSpartan系列的基础上继承了更多的逻辑资系列的基础上继承了更多的逻辑资源，达到更高的性能，芯片密度高达源，达到更高的性能，芯片密度高达2020万系统门。万系统门。由于采用了成熟的由于采用了成熟的FPGAFPGA结构，支持流行的接口标结构，支持流行的接口标准，具有适量的逻辑资源和片内准，具有适量的逻辑资源和片内RAMRAM，并提供灵活的时，并提供灵活的时钟处理，可以运行钟处理，可以运行8 8位的位的PicoBlazePicoBlaze软核，主要应用于各类软核，主要应用于各类低端产品中。低端产品中。可编程逻辑器件设计方法-Xilinx公司FPG

44、A器件-Spartan-2系列Spartan-2Spartan-2系列产品的主要特点如下所示：系列产品的主要特点如下所示：1)1)采用采用0.18um0.18um工艺，密度达到工艺，密度达到52925292个逻辑单元；个逻辑单元；2)2)系统时钟可以达到系统时钟可以达到200MHz200MHz；3)3)采用最大门数为采用最大门数为2020万门，具有延迟数字锁相环；万门，具有延迟数字锁相环；4)4)具有可编程用户具有可编程用户I/OI/O；5)5)具有片上块具有片上块RAMRAM存储资源；存储资源；可编程逻辑器件设计方法-Xilinx公司FPGA器件-Spartan-2系列可编程逻辑器件设计方法

45、Xilinx公司FPGA器件-Spartan-2E系列Spartan-2ESpartan-2E基于基于Virex-EVirex-E架构，具有比架构，具有比Spartan-2Spartan-2更多的逻更多的逻辑门、用户辑门、用户I/OI/O和更高的性能。和更高的性能。XilinxXilinx还为其提供了包括存还为其提供了包括存储器控制器、系统接口、储器控制器、系统接口、DSPDSP、通信以及网络等、通信以及网络等IPIP核，并核，并可以运行可以运行CPUCPU软核，对软核，对DSPDSP有一定的支持。其主要特点如有一定的支持。其主要特点如下所示：下所示：1)1)采用采用0.15um0.15um工

46、艺，密度达到工艺，密度达到1555215552逻辑单元；逻辑单元；2)2)最高系统时钟可达最高系统时钟可达200MHz200MHz；3)3)最大门数为最大门数为6060万门，最多具有万门，最多具有4 4个延时锁相环；个延时锁相环；4)4)核电压为核电压为1.2V1.2V，I/QI/Q电压可为电压可为1.2V1.2V、3.3V3.3V、2.5V2.5V，支，支持持1919个可选的个可选的I/OI/O标准；标准；5)5)最大可达最大可达288k288k的块的块RAMRAM和和221K221K的分布式的分布式RAMRAM；可编程逻辑器件设计方法Xilinx公司FPGA器件-Spartan-2E系列可

47、编程逻辑器件设计方法Xilinx公司FPGA器件-Spartan-3系列Spartan-3Spartan-3基于基于Virtex-IIFPGAVirtex-IIFPGA架构，采用架构，采用90nm90nm技术，技术，8 8层金属工艺，系统门数超过层金属工艺，系统门数超过5 5百万，内嵌了硬核乘法器和数百万，内嵌了硬核乘法器和数字时钟管理模块。字时钟管理模块。从结构上看，从结构上看，Spartan-3Spartan-3将逻辑、存储器、数学运算、将逻辑、存储器、数学运算、数字处理器处理器、数字处理器处理器、I/OI/O以及系统管理资源完美地结合在一以及系统管理资源完美地结合在一起，使之有更高层次、

48、更广泛的应用，获得了商业上的成起，使之有更高层次、更广泛的应用，获得了商业上的成功，占据了较大份额的中低端市场。功，占据了较大份额的中低端市场。可编程逻辑器件设计方法Xilinx公司FPGA器件-Spartan-3系列其主要特性如下：其主要特性如下：1)1)采用采用90nm90nm工艺，密度高达工艺，密度高达7488074880逻辑单元；逻辑单元；2)2)最高系统时钟为最高系统时钟为340MHz340MHz；3)3)具有专用乘法器；具有专用乘法器；4)4)核电压为核电压为1.2V1.2V，端口电压为，端口电压为3.3V3.3V、2.52.5、1.2V1.2V，支持支持2424种种I/OI/O标

49、准；标准；5)5)高达高达520k520k分布式分布式RAMRAM和和1872k1872k的块的块RAMRAM；6)6)具有片上时钟管理模块（具有片上时钟管理模块（DCMDCM）；）；7)7)具有嵌入式具有嵌入式XtremaDSPXtremaDSP功能，每秒可执行功能，每秒可执行33003300亿亿 次乘加次乘加.可编程逻辑器件设计方法Xilinx公司FPGA器件-Spartan-3系列 可编程逻辑器件设计方法-Spartan-3A/3ADSP/3AN系列Spartan-3ASpartan-3A在在Spartan-3Spartan-3和和Spartan-3ESpartan-3E平台的基础上，整

50、平台的基础上，整合了各种创新特性合了各种创新特性,极大地削减了系统总成本。极大地削减了系统总成本。利用独特的器件利用独特的器件DNAIDDNAID技术，实现业内首款技术，实现业内首款 FPGAFPGA电电子序列号；提供了经济、功能强大的机制来防止发生窜子序列号；提供了经济、功能强大的机制来防止发生窜改、克隆和过度设计的现象。并且具有集成式看门狗监控改、克隆和过度设计的现象。并且具有集成式看门狗监控功能的增强型多重启动特性。支持商用功能的增强型多重启动特性。支持商用 flashflash存储器，有存储器，有助于削减系统总成本。助于削减系统总成本。可编程逻辑器件设计方法-Spartan-3A/3A