第8章 可编程逻辑器件.ppt

《第8章 可编程逻辑器件.ppt》由会员分享，可在线阅读，更多相关《第8章 可编程逻辑器件.ppt（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第八章第八章 可编程逻辑器件可编程逻辑器件8.1 概述概述8.2 现场可编程逻辑阵列现场可编程逻辑阵列(FPLA)18.1 概述概述ROM由二极管与门阵列和二极管或门阵列组成，可用由二极管与门阵列和二极管或门阵列组成，可用ROM实现组合逻辑函数。实现组合逻辑函数。但是，二极管与门阵列组成了一个全译码电路，实现的但是，二极管与门阵列组成了一个全译码电路，实现的是输入变量的全部最小项是输入变量的全部最小项mi，而任何逻辑函数都可以化为最，而任何逻辑函数都可以化为最简与或表达式，与或表达式同样可用与门阵列和或门阵列来简与或表达式，与或表达式同样可用与门阵列和或门阵列来实现，而且可用最少的与门阵列和或

2、门阵列来实现。可编程实现，而且可用最少的与门阵列和或门阵列来实现。可编程逻辑器件就是这样一种通用器件。逻辑器件就是这样一种通用器件。可编程逻辑器件可编程逻辑器件(Programmable Logic Device)简称简称PLDPLD，是一种通用大规模集成电路，用于，是一种通用大规模集成电路，用于LSILSI和和VLSIVLSI设计中，采用软件和硬件相结合的方法设计所需功能设计中，采用软件和硬件相结合的方法设计所需功能的数字系统。的数字系统。PLD的优点：价格较便宜，操作简便，修改方便的优点：价格较便宜，操作简便，修改方便2Y0=CD如：如：用用ROM实现：化成最小项之和形式，用地址译码器实现

3、实现：化成最小项之和形式，用地址译码器实现ABCD的所有最小项（的所有最小项（16个），用或门阵列实现最小项个），用或门阵列实现最小项之和（之和（4个）。个）。用用PLD实现：化成最简与或表达式实现：化成最简与或表达式.用与门阵列实现所有的乘积项（用与门阵列实现所有的乘积项（8个），用或门阵列实现乘个），用或门阵列实现乘积项之和（积项之和（4个）个）3PLD的分类：的分类：根据有无寄存功能：根据有无寄存功能：可编程组合逻辑器件可编程组合逻辑器件 可编程时序逻辑器件可编程时序逻辑器件按内部电路组成：按内部电路组成：PLA（可编程逻辑阵列）（可编程逻辑阵列）PGA（可编程门阵列）（可编程门阵列）按

4、编程方式：按编程方式：熔丝编程熔丝编程 光擦编程光擦编程 电擦编程电擦编程 在线编程在线编程可擦除可擦除PLA和可擦除和可擦除PGA统称为可擦除统称为可擦除PLD,简称简称EPLD.4国际、国内通用逻辑图形符号国际、国内通用逻辑图形符号三种基本连接三种基本连接5图图8.1.1 PLD电路中门电路的惯用画法电路中门电路的惯用画法（a）与门（门（b）输出恒等于输出恒等于0的的与门（门（c）或门门（d）互补输出的缓冲器（）互补输出的缓冲器（e）三态输出的缓冲器）三态输出的缓冲器6一个基本的一个基本的PLD结构图结构图可实现可实现2输入输入2输出的逻辑函数。输出的逻辑函数。78.2现场可可编程程逻辑阵

5、列（列（FPLA）任何逻辑函数式都可变成与任何逻辑函数式都可变成与-或表达式，因此任何逻辑函数或表达式，因此任何逻辑函数都能用一级与逻辑和一级或逻辑电路来实现。都能用一级与逻辑和一级或逻辑电路来实现。FPLA的组成的组成Y0=CD如要实现逻辑函数：如要实现逻辑函数：由由可编程的可编程的“与与”逻辑逻辑阵列阵列和和可编程的可编程的“或或”逻辑阵列逻辑阵列及及输出缓冲器输出缓冲器组成组成8FPLA和和ROM比较比较电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成，不同点：列和输出缓冲器组成，不同点：1、ROM的与逻辑阵列是固

6、定的，而的与逻辑阵列是固定的，而FPLA的与逻辑的与逻辑 阵列是阵列是可编程的；可编程的；2、ROM是与逻辑阵列是全译码，而是与逻辑阵列是全译码，而FPLA与逻辑阵列能产与逻辑阵列能产生的乘积项比生的乘积项比ROM少得多；少得多；3、规格表示：、规格表示：ROM：容量：容量=字数字数位数位数 FPLA：输入变量数输入变量数与阵列输出端数与阵列输出端数或阵列输出端数或阵列输出端数 如：如：82S100规格为：规格为：16488FPLA的优点：有效的提高了芯片的利用率的优点：有效的提高了芯片的利用率9FPLA输出缓冲器输出缓冲器可用三态输出结构，也可用可用三态输出结构，也可用OC结构，还结构，还可以用可编程的异或门结构（如图）。可以用可编程的异或门结构（如图）。图中图中XOR为输出极性控制编程单元：为输出极性控制编程单元：10 FPLA电路常用于实现组合逻辑电路，如前面所举例子，电路常用于实现组合逻辑电路，如前面所举例子，例例1：有有4个输入端，个输入端，7个乘积项，个乘积项，2个输出，为个输出，为472结构结构472DCW1W2W3F1F2D2D1W4W5W7BAW611但是如果在但是如果在FPLA电路中增加了触发器的也可实现时序逻辑电路。电路中增加了触发器的也可实现时序逻辑电路。如如P407 时序逻辑型时序逻辑型FPLA电路结构。电路结构。12