第13章-模拟输入输出技术优秀PPT.ppt

《第13章-模拟输入输出技术优秀PPT.ppt》由会员分享，可在线阅读，更多相关《第13章-模拟输入输出技术优秀PPT.ppt（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、13.1 模拟输入输出系统模拟输入输出系统A:Analog(模拟量模拟量)D:Digital(数字量数字量)图图图图13.113.1典型微型计算机测控系统典型微型计算机测控系统典型微型计算机测控系统典型微型计算机测控系统 13.2 数模（数模（D/A）转换器）转换器输入：输入：D(n位数字量位数字量)说明：说明：输出：输出：VO(模拟量模拟量)VREF：参考电压：参考电压VO=KDVREF其中，其中，K为常数为常数图图图图13.213.2D/AD/A转换器示意转换器示意转换器示意转换器示意13.2.1 D/A转换的原理转换的原理D/A转换器的基本组成：转换器的基本组成：l电阻（或电容）网络（电

2、阻（或电容）网络（核心核心）l模拟切换开关模拟切换开关l基准电压基准电压l运算放大器运算放大器一、一、T型电阻网络型电阻网络DAC图图图图13.313.3T T型电阻网络型电阻网络型电阻网络型电阻网络DACDAC通式：通式：叠加原理：叠加原理：假设假设RF=3R：V Vo o=-I=-I R RF F推广到推广到n位：位：T形电阻网络形电阻网络DAC的优缺点：的优缺点：优点：优点：电阻的取值只有电阻的取值只有R和和2R两种，易于集两种，易于集成，成，转换精度高。转换精度高。缺点：缺点：当输入数字信号发生变更，使开关当输入数字信号发生变更，使开关变换接变换接 通方向时，流过开关的电流方向发通方向

3、时，流过开关的电流方向发生改生改 变，简洁产生毛刺和影响工作速度。变，简洁产生毛刺和影响工作速度。改进：倒改进：倒T形电阻网络形电阻网络DAC二、倒二、倒T型电阻网络型电阻网络DAC图图图图13.4 13.4 倒倒倒倒T T型电阻网络型电阻网络型电阻网络型电阻网络DACDAC通式：通式：叠加原理：叠加原理：假设假设RF=3R：V Vo o=-I=-I R RF F推广到推广到n位：位：倒倒T形电阻网络形电阻网络DAC的优缺点：的优缺点：优点：优点：保证电流始终能以一个方向流过开关，提保证电流始终能以一个方向流过开关，提 高转换精度。高转换精度。缺点：缺点：由于模拟开关的导通电阻和各支路电阻串由

4、于模拟开关的导通电阻和各支路电阻串 联，电阻值将附加在各支路的电阻上，从联，电阻值将附加在各支路的电阻上，从 而降低转换精度。而降低转换精度。改进：改进：电流激励型电流激励型DAC13.2.2 DAC的主要性能指标的主要性能指标一、一、一、一、辨别率：最小输出电压辨别率：最小输出电压辨别率：最小输出电压辨别率：最小输出电压VLSBVLSB和满量程输出电压和满量程输出电压和满量程输出电压和满量程输出电压VFSRVFSR之比。之比。之比。之比。最小输出电压：最小输出电压：最小输出电压：最小输出电压：VLSBVLSB 当输入数字量当输入数字量当输入数字量当输入数字量D=0001D=0001时的输出时

5、的输出时的输出时的输出满量程输出电压：满量程输出电压：满量程输出电压：满量程输出电压：VFSRVFSR 当输入数字量当输入数字量当输入数字量当输入数字量D=1111D=1111时的输出时的输出时的输出时的输出辨别率：辨别率：辨别率：辨别率：说明：说明：说明：说明：DACDAC位数越多，辨别率越高位数越多，辨别率越高位数越多，辨别率越高位数越多，辨别率越高2.转换精度转换精度 DAC DAC的转换误差是指实际模拟输出值与志向值之间的误差的转换误差是指实际模拟输出值与志向值之间的误差的转换误差是指实际模拟输出值与志向值之间的误差的转换误差是指实际模拟输出值与志向值之间的误差程度。该指标是一项综合性

6、的静态性能指标。程度。该指标是一项综合性的静态性能指标。程度。该指标是一项综合性的静态性能指标。程度。该指标是一项综合性的静态性能指标。转换误差转换误差转换误差转换误差确定误差：用确定误差：用确定误差：用确定误差：用VLSBVLSB的倍数表示的倍数表示的倍数表示的倍数表示相对误差：确定误差与满量程输出的比值相对误差：确定误差与满量程输出的比值相对误差：确定误差与满量程输出的比值相对误差：确定误差与满量程输出的比值3.建立时间建立时间 DAC DAC的建立时间是指从数字量输入到完成转换且输出达到的建立时间是指从数字量输入到完成转换且输出达到的建立时间是指从数字量输入到完成转换且输出达到的建立时间

7、是指从数字量输入到完成转换且输出达到终值误差的终值误差的终值误差的终值误差的1/2LSB1/2LSB所需时间。该指标是一项所需时间。该指标是一项所需时间。该指标是一项所需时间。该指标是一项动态动态动态动态性能指标。性能指标。性能指标。性能指标。图图图图13.513.5DACDAC的建立时间的建立时间的建立时间的建立时间 13.2.3 典型典型DAC芯片芯片DAC0832 DAC0832 DAC0832是接受是接受是接受是接受CMOSCMOS工艺制成的工艺制成的工艺制成的工艺制成的R-2RR-2R倒倒倒倒T T型电型电型电型电阻网络阻网络阻网络阻网络8 8位位位位D/AD/A转换器，转换器，转换

8、器，转换器，2020脚脚脚脚DIPDIP封装，内部带有两级封装，内部带有两级封装，内部带有两级封装，内部带有两级8 8位锁存。该器件不仅可用于一般数字系统和模拟系统位锁存。该器件不仅可用于一般数字系统和模拟系统位锁存。该器件不仅可用于一般数字系统和模拟系统位锁存。该器件不仅可用于一般数字系统和模拟系统之间的接口电路，而且可以干脆与之间的接口电路，而且可以干脆与之间的接口电路，而且可以干脆与之间的接口电路，而且可以干脆与8 8位微型计算机接口，位微型计算机接口，位微型计算机接口，位微型计算机接口，是目前运用较为广泛的一种集成是目前运用较为广泛的一种集成是目前运用较为广泛的一种集成是目前运用较为广

9、泛的一种集成DACDAC器件。器件。器件。器件。一、一、DAC0832引脚功能引脚功能图图图图13.613.6DAC0832DAC0832引脚功能框图引脚功能框图引脚功能框图引脚功能框图二、二、DAC0832工作方式工作方式（1 1）直通方式）直通方式 两个锁存器均处于直通状态，输入的数据两个锁存器均处于直通状态，输入的数据干脆送至干脆送至D/A转换器进行转换并输出。转换器进行转换并输出。（2 2）单缓冲方式）单缓冲方式 两个锁存器中一个处于直通状态，而只限制另一两个锁存器中一个处于直通状态，而只限制另一两个锁存器中一个处于直通状态，而只限制另一两个锁存器中一个处于直通状态，而只限制另一个锁存

10、器的锁存个锁存器的锁存个锁存器的锁存个锁存器的锁存 （3 3）双缓冲方式）双缓冲方式 两级锁存器都受控。该缓冲方式常用于两级锁存器都受控。该缓冲方式常用于要求多个模拟量同时输出的场合，以提高转要求多个模拟量同时输出的场合，以提高转换的速度。换的速度。三、三、DAC0832的模拟输出方式的模拟输出方式 图图图图13.713.7DAC0832 DAC0832 单极性电压输出示意图单极性电压输出示意图单极性电压输出示意图单极性电压输出示意图（1 1）单极性输出）单极性输出输出电压为输出电压为0-VREF图图图图13.813.8DAC0832DAC0832双极性电压输出示意图双极性电压输出示意图双极性

11、电压输出示意图双极性电压输出示意图（2 2）双极性输出）双极性输出输出电压为输出电压为-VREF+VREF13.2.4 D/A转换接口技术转换接口技术分类：分类：l有输入锁存器有输入锁存器D/A与与PC机的连接机的连接l不带输入锁存器不带输入锁存器D/A与与PC机的连接机的连接一、有输入锁存器一、有输入锁存器D/A与与PC机的连接机的连接 图图图图13.913.9PCPC机与机与机与机与DAC0832DAC0832连接示意图连接示意图连接示意图连接示意图 例例例例13.113.1 设设设设DAC0832DAC0832工作在单缓冲方式下，单极性输出，工作在单缓冲方式下，单极性输出，工作在单缓冲方

12、式下，单极性输出，工作在单缓冲方式下，单极性输出，端口地址为端口地址为端口地址为端口地址为350H350H，V VREFREF=-5V=-5V，现利用该转换器进行，现利用该转换器进行，现利用该转换器进行，现利用该转换器进行D/AD/A转换，产生一个如图转换，产生一个如图转换，产生一个如图转换，产生一个如图13.1013.10所示三角波。所示三角波。所示三角波。所示三角波。图图图图13.1013.10 D/AD/A产生三角波产生三角波产生三角波产生三角波（1 1）确定上、下限所对应的数字量。）确定上、下限所对应的数字量。）确定上、下限所对应的数字量。）确定上、下限所对应的数字量。上限：上限：上限

13、：上限：Dup=3/(5/28)=153.6=99HDup=3/(5/28)=153.6=99H下限：下限：下限：下限：Ddowm=1/(5/28)=51.2=33HDdowm=1/(5/28)=51.2=33H（2 2）编写程序。）编写程序。）编写程序。）编写程序。接受从下限值起先逐次加接受从下限值起先逐次加接受从下限值起先逐次加接受从下限值起先逐次加1 1，直到上限值，然后在，直到上限值，然后在，直到上限值，然后在，直到上限值，然后在将上限值将上限值将上限值将上限值 逐次减逐次减逐次减逐次减1 1，直到下限值，如此重复，直到下限值，如此重复，直到下限值，如此重复，直到下限值，如此重复，D/

14、AD/A转换器输出的转换器输出的转换器输出的转换器输出的就是一个就是一个就是一个就是一个 三角波。程序如下：三角波。程序如下：三角波。程序如下：三角波。程序如下：TRIANGTRIANGPROCPROCFARFARMOVMOVDXDX，350H350HMOVMOVCXCX，066H066HMOVMOVALAL，33H33HZ1Z1：OUTOUTDXDX，ALAL；形成上升斜坡；形成上升斜坡；形成上升斜坡；形成上升斜坡INCINCALAL；ALAL加加加加1 1LOOPLOOPZ1Z1；循环；循环；循环；循环102102次次次次MOVMOVCXCX，066H066HZ2Z2：DECDECALAL

15、OUTOUTDXDX，ALAL；输出下降斜坡；输出下降斜坡；输出下降斜坡；输出下降斜坡LOOPLOOPZ2Z2JMPJMPZ1Z1RETRETTRIANGTRIANGENDP ENDP 二、不带输入锁存器二、不带输入锁存器D/A与与PC机的连接机的连接图图图图13.1113.11 PCPC机与机与机与机与DAC0808DAC0808连接示意图连接示意图连接示意图连接示意图 例例例例13.213.2如图如图如图如图13.1113.11所示，假设译码器输出地址为所示，假设译码器输出地址为所示，假设译码器输出地址为所示，假设译码器输出地址为0030H0030H，8 8位数字量放在数据段的位数字量放在

16、数据段的位数字量放在数据段的位数字量放在数据段的1000H1000H中，将其转中，将其转中，将其转中，将其转换成模拟量的程序片断如下：换成模拟量的程序片断如下：换成模拟量的程序片断如下：换成模拟量的程序片断如下：MOVMOV BXBX，1000H1000HMOVMOV DXDX，0030H0030HMOV MOV ALAL，BXBXOUT OUT DXDX，ALAL；锁存到；锁存到；锁存到；锁存到74LS27374LS273中，并转换中，并转换中，并转换中，并转换13.3 模数（模数（A/D）转换器）转换器13.3.1 A/D转换的步骤转换的步骤图图图图13.1213.12 采样过程示意图采样

17、过程示意图采样过程示意图采样过程示意图一、采样和保持一、采样和保持采样：以确定的周期读取输入电压信号。采样：以确定的周期读取输入电压信号。保持：保持：使读取的信号在周期内不变。使读取的信号在周期内不变。二、量化和编码二、量化和编码图图图图13.1313.13 量化过程示意图量化过程示意图量化过程示意图量化过程示意图量化：量化：把取样电平归化到最接近的离散电平上。把取样电平归化到最接近的离散电平上。编码：编码：用二进制码表示离散电平。用二进制码表示离散电平。13.3.2 ADC的主要技术指标的主要技术指标2.2.转换精度：转换精度：转换精度：转换精度：确定精度：实际值与理论值之间的最大差值确定精

18、度：实际值与理论值之间的最大差值确定精度：实际值与理论值之间的最大差值确定精度：实际值与理论值之间的最大差值 相对精度：确定精度与满量程输出比值相对精度：确定精度与满量程输出比值相对精度：确定精度与满量程输出比值相对精度：确定精度与满量程输出比值 3.3.转换时间：转换时间：转换时间：转换时间：ADCADC完成一次转换所需的时间。完成一次转换所需的时间。完成一次转换所需的时间。完成一次转换所需的时间。1.1.辨别率：输出数字量最低位变更时所对应的输入模拟量的变辨别率：输出数字量最低位变更时所对应的输入模拟量的变辨别率：输出数字量最低位变更时所对应的输入模拟量的变辨别率：输出数字量最低位变更时所

19、对应的输入模拟量的变更量，即更量，即更量，即更量，即ADCADC所能辨别的输入模拟量的最小值。因此，当所能辨别的输入模拟量的最小值。因此，当所能辨别的输入模拟量的最小值。因此，当所能辨别的输入模拟量的最小值。因此，当ADCADC的位数为的位数为的位数为的位数为n n，最大输入电压为，最大输入电压为，最大输入电压为，最大输入电压为VmaxVmax时，辨别率为：时，辨别率为：时，辨别率为：时，辨别率为：13.3.3 ADC工作原理工作原理一、并行高速一、并行高速ADC 并行并行并行并行ADCADC的优缺点：的优缺点：的优缺点：的优缺点：优点：优点：优点：优点：转换速度高转换速度高转换速度高转换速度

20、高(100MHz(100MHz以上以上以上以上)缺点：缺点：缺点：缺点：器件量过大，精度器件量过大，精度器件量过大，精度器件量过大，精度不高。不高。不高。不高。二、双积分式二、双积分式ADC 图图图图13.15 13.15 双积分式双积分式双积分式双积分式ADCADC原理图原理图原理图原理图缺点：转换速度较低；缺点：转换速度较低；优点：抗干扰实力较强，转换精度较高。优点：抗干扰实力较强，转换精度较高。三、逐次比较式三、逐次比较式ADC图图图图13.1613.16 逐次比较式逐次比较式逐次比较式逐次比较式ADCADC原理图原理图原理图原理图表表表表13.2 813.2 8位逐次比较式位逐次比较式

21、位逐次比较式位逐次比较式ADCADC的转换过程的转换过程的转换过程的转换过程步骤步骤步骤步骤逐次比较寄存器内容逐次比较寄存器内容逐次比较寄存器内容逐次比较寄存器内容V VA AVVo o比较器比较器比较器比较器判断判断判断判断2 27 72 26 62 25 52 24 42 23 32 22 22 21 12 20 0码值码值码值码值1 11 10 00 00 00 00 00 00 0128128否否否否去码去码去码去码2 20 01 10 00 00 00 00 00 06464是是是是加码加码加码加码3 30 01 11 10 00 00 00 00 09696是是是是加码加码加码加码

22、4 40 01 11 11 10 00 00 00 0112112否否否否去码去码去码去码5 50 01 11 10 01 10 00 00 0104104否否否否去码去码去码去码6 60 01 11 10 00 01 10 00 0100100是是是是加码加码加码加码7 70 01 11 10 00 01 11 10 0102102是是是是加码加码加码加码8 80 01 11 10 00 01 11 11 1103103是是是是加码加码加码加码13.3.4 典型典型ADC芯片芯片ADC0809 ADC0809 ADC0809是接受是接受是接受是接受CMOSCMOS工艺制成的工艺制成的工艺制成

23、的工艺制成的8 8位逐次比位逐次比位逐次比位逐次比较式较式较式较式ADCADC。其内部包括。其内部包括。其内部包括。其内部包括8 8路模拟开关，并由地址锁路模拟开关，并由地址锁路模拟开关，并由地址锁路模拟开关，并由地址锁存及译码器选择其中一路进行存及译码器选择其中一路进行存及译码器选择其中一路进行存及译码器选择其中一路进行A/DA/D转换，三态输出转换，三态输出转换，三态输出转换，三态输出锁存缓冲器在锁存缓冲器在锁存缓冲器在锁存缓冲器在OEOE（输出允许）信号的限制下完成数（输出允许）信号的限制下完成数（输出允许）信号的限制下完成数（输出允许）信号的限制下完成数据输出。据输出。据输出。据输出。图图图图13.17 ADC080913.17 ADC0809引脚功能框图引脚功能框图引脚功能框图引脚功能框图13.3.5 A/D转换接口技术转换接口技术图图图图13.18 PC13.18 PC机与机与机与机与ADC0809ADC0809连接示意图连接示意图连接示意图连接示意图