SOI器件和电路制造工艺.ppt

《SOI器件和电路制造工艺.ppt》由会员分享，可在线阅读，更多相关《SOI器件和电路制造工艺.ppt（84页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、SOI器件和电路器件和电路制造工艺制造工艺主要内容主要内容集成集成电路制路制备工工艺SOI的挑的挑战与机遇与机遇SOI器件和器件和电路制路制备技技术几种新型几种新型SOI电路制路制备技技术集成集成电路路设计与制造的主要流程框架与制造的主要流程框架设计设计芯片检测芯片检测单晶、外单晶、外延材料延材料掩膜版掩膜版芯片制芯片制造过程造过程封装封装测试测试 系系统统需需求求制造业制造业芯片制造过程芯片制造过程由氧化、淀积、离子注入或蒸发由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层形成新的薄膜或膜层曝曝 光光刻刻 蚀蚀硅片硅片测试和封装测试和封装用掩膜版用掩膜版重复重复20-30次次AA集成集成电路芯

2、片的路芯片的显微照片微照片集成电路的内部单元集成电路的内部单元(俯视图俯视图)N沟道沟道MOS晶体管晶体管CMOS集成电路集成电路(互补型互补型MOS集成电路集成电路)：目前应用最为广泛的一种集成电路，约占目前应用最为广泛的一种集成电路，约占集成电路总数的集成电路总数的95%以上。以上。集成电路制造工艺集成电路制造工艺前工序前工序后工序后工序辅助工序助工序前工序：集成电路制造工序前工序：集成电路制造工序图形形转换：将将设计在掩膜版在掩膜版(类似于照似于照相底片相底片)上的上的图形形转移到半移到半导体体单晶片上晶片上掺杂：根据根据设计的需要，将各种的需要，将各种杂质掺杂在需要的位置上，形成晶体管

3、、接触等在需要的位置上，形成晶体管、接触等制膜：制膜：制作各种材料的薄膜制作各种材料的薄膜图形形转换：?光刻：接触光刻、接近光刻、投影光刻、光刻：接触光刻、接近光刻、投影光刻、电子束光刻子束光刻?刻刻蚀：干法刻：干法刻蚀、湿法刻、湿法刻蚀掺杂：?离子注入离子注入 退火退火?扩散散制膜：制膜：?氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等?CVD：APCVD、LPCVD、PECVD?PVD：蒸：蒸发、溅射射前工序：集成电路制造工序前工序：集成电路制造工序 后工序后工序划片划片封装封装测试老化老化筛选辅助工序辅助工序超超净厂房技厂房技术超超纯水、高水、高纯气体制气体制备技技术光刻掩膜版制光

4、刻掩膜版制备技技术材料准材料准备技技术隔离技术隔离技术PN结隔离结隔离场区隔离场区隔离绝缘介质隔离绝缘介质隔离沟槽隔离沟槽隔离LOCOS隔离工艺隔离工艺沟槽隔离工艺接触与互连接触与互连Al是目前集成是目前集成电路工路工艺中最常用的金中最常用的金属互属互连材料材料但但Al连线也存在一些比也存在一些比较严重的重的问题?电迁移迁移严重、重、电阻率偏高、浅阻率偏高、浅结穿透等穿透等Cu连线工工艺有望从根本上解决有望从根本上解决该问题?IBM、Motorola等已等已经开开发成功成功目前，互目前，互连线已已经占到芯片占到芯片总面面积的的7080%；且；且连线的的宽度越来越窄，度越来越窄，电流密度迅速增加

5、流密度迅速增加SOI挑战与机遇挑战与机遇1947年年12月月Schockley等三人等三人发明晶体管，发明晶体管，1956年年获得诺贝尔奖获得诺贝尔奖晶体管和集成电路的发明晶体管和集成电路的发明拉开了人类信息时代的序幕拉开了人类信息时代的序幕1958年年Kilby发发明明第第一一块块集集成成电电路路，2000年年获诺贝尔物理学奖获诺贝尔物理学奖微处理器的性能微处理器的性能8080808080868086802868028680386803868048680486PentiumPentiumPentiumProPentiumPro100 G10 GGiga100 M10 MMegaKilo197

6、0 1980 1990 2000 2010导入期导入期MooresLaw成熟期成熟期器件尺寸缩小带来一系列问题器件尺寸缩小带来一系列问题体硅体硅CMOS电路路?寄生可控硅寄生可控硅闩锁效效应?软失效效失效效应器件尺寸的器件尺寸的缩小小?各各种种多多维及及非非线性性效效应：表表面面能能级量量子子化化效效应、隧隧穿穿效效应、短短沟沟道道效效应、窄窄沟沟道道效效应、漏漏感感应势垒降降低低效效应、热载流流子子效效应、亚阈值电导效效应、速速度度饱和和效效应、速度速度过冲效冲效应?严重影响了器件性能重影响了器件性能器件隔离区所占芯片面器件隔离区所占芯片面积相相对增大增大?寄生寄生电容增加容增加?影响了集成

7、度及速度的提高影响了集成度及速度的提高克服上述效应，采取的措施克服上述效应，采取的措施工工艺技技术?槽隔离技槽隔离技术?电子束刻子束刻蚀?硅化物硅化物?中中间禁禁带栅电极极降低降低电源源电压?在在体体硅硅CMOS集集成成电路路中中，由由于于体体效效应的的作作用用，降降低低电源源电压会会使使结电容容增增加加和和驱动电流流减减小小，导致致电路速度迅速下降路速度迅速下降急急需需开开发新新型型硅硅材材料料及及探探索索新新型型高高性性能能器器件件和和电路路结构构，充充分分发挥硅硅集集成成技技术的的潜潜力力：SOI是最佳是最佳选择之一之一SOI技术的特点技术的特点SOI技术技术SOI：Silicon-On

8、-Insulator绝缘衬底上的硅底上的硅SiSiSiO2SOI技术的特点技术的特点速度高：速度高：?迁迁移移率率高高：器器件件纵向向电场小小，且且反反型型层较厚，表面散射作用降低厚，表面散射作用降低?跨跨导大大?寄寄生生电容容小小：寄寄生生电容容主主要要来来自自隐埋埋二二氧氧化化硅硅层电容容，远小小于于体体硅硅MOSFET中中的的电容容，不不随随器器件件按按比比例例缩小小而而改改变，SOI的的结电容和容和连线电容都很小容都很小SOI技术的特点技术的特点功耗低：功耗低：?静静态功耗：功耗：Ps=ILVdd?动态功耗：功耗：PA=CfVdd2集成密度高：集成密度高：?SOI电路路采采用用介介质隔

9、隔离离，它它不不需需要要体体硅硅CMOS电路路的的场氧氧化化及及井井等等结构构，器器件件最最小小间隔隔仅仅取取决决于于光光刻刻和和刻刻蚀技技术的的限制，集成密度大幅度提高限制，集成密度大幅度提高SOI技术的特点技术的特点抗抗辐照特性好：照特性好：?SOI技技术采采用用全全介介质隔隔离离结构构，彻底底消消除除体体硅硅CMOS电路路的的Latch-up效效应?具有极小的具有极小的结面面积?具具有有非非常常好好的的抗抗软失失效效、瞬瞬时辐照和照和单粒子粒子(粒子粒子)翻翻转能力能力 载载能粒子射入体硅和能粒子射入体硅和SOI器件的情况器件的情况SOI技术的特点技术的特点成本低：成本低：?SOI技技术

10、除除原原始始材材料料比比体体硅硅材材料料价价格格高高之外，其它成本均少于体硅之外，其它成本均少于体硅?CMOS/SOI电路路的的制制造造工工艺比比典典型型体体硅硅工工艺至至少少少少用用三三块掩掩膜膜版版，减减少少1320的工序的工序?使使相相同同电路路的的芯芯片片面面积可可降降低低1.8倍倍，浪浪费面面积减少减少30以上以上?美美 国国 SEMATECH的的 研研 究究 人人 员 预 测CMOS/SOI电路路的的性性能能价价格格比比是是相相应体体硅硅电路的路的2.6倍倍SOI技术的特点技术的特点 特特别适合于小尺寸器件：适合于小尺寸器件：?短沟道效短沟道效应较小小?不不存存在在体体硅硅CMOS

11、电路路的的金金属属穿通穿通问题，自然形成浅，自然形成浅结?泄漏泄漏电流流较小小?亚阈值曲曲线陡直陡直漏电相同时薄膜漏电相同时薄膜SOI与体硅器件的与体硅器件的亚阈值特性亚阈值特性SOI技术的特点技术的特点特特别适合于低适合于低压低功耗低功耗电路：路：?在在体体硅硅CMOS集集成成电路路中中，由由于于体体效效应的的作作用用，降降低低电源源电压会会使使结电容容增增加加和和驱动电流减小，流减小，导致致电路速度迅速下降路速度迅速下降?对于于薄薄膜膜全全耗耗尽尽CMOS/SOI集集成成电路路，这两两个个效效应都都很很小小，低低压全全耗耗尽尽CMOS/SOI电路路与与相相应体体硅硅电路路相相比比具具有有更

12、更高高的的速速度度和更小的功耗和更小的功耗SOI器件与体硅器件的饱和漏器件与体硅器件的饱和漏电流之比与电源电压的关系电流之比与电源电压的关系SOI技术的特点技术的特点SOI结构构有有效效克克服服了了体体硅硅技技术的的不不足足，充充分分发挥了硅集成技了硅集成技术的潜力的潜力Bell实验室室的的H.J.Leamy将将这种种接接近近理理想想的器件称的器件称为是下一代高速是下一代高速CMOS技技术美美国国SEMATECH公公司司的的P.K.Vasudev也也预言言，SOI技技术将将成成为亚100纳米米硅硅集集成成技技术的主流工的主流工艺应用用领域域：高高性性能能ULSI、VHSI、高高压、高温、抗高温

13、、抗辐照、低照、低压低功耗及三低功耗及三维集成集成SOI技术的技术的挑战和机遇挑战和机遇SOI技术挑战和机遇技术挑战和机遇SOI材料是材料是SOI技技术的基的基础?SOI技技术发展展有有赖于于SOI材材料料的的不不断断进步，材料是步，材料是SOI技技术发展的主要障碍展的主要障碍SOS、激光再、激光再结晶、晶、ZMR、多孔硅氧化、多孔硅氧化?这个障碍目前正被逐个障碍目前正被逐渐清除清除?SOI材材 料料 制制 备 的的 两两 个个 主主 流流 技技 术 SIMOX和和BONDED SOI最最近近都都有有了了重重大大进展展SOI技术挑战和机遇技术挑战和机遇SIMOX材料：材料：?最新最新趋势是采用

14、是采用较小的氧注入小的氧注入剂量量显著改善著改善顶部硅部硅层的的质量量降低降低SIMOX材料的成本材料的成本低低注注入入剂量量(4 1017/cm2)的的埋埋氧氧厚厚度度薄薄：8001000退退 火火 温温 度度 高高 于于 1300，制制 备 大大 面面 积(300mm)SIMOX材料困材料困难SOI技术挑战和机遇技术挑战和机遇键合合(Bonded)技技术：?硅膜硅膜质量高量高?埋氧厚度和硅膜厚度可以随意埋氧厚度和硅膜厚度可以随意调整整?适合于功率器件及适合于功率器件及MEMS技技术?硅硅膜膜减减薄薄一一直直是是制制约该技技术发展展的的重重要要障碍障碍?键合合要要用用两两片片体体硅硅片片制制

15、成成一一片片SOI衬底底，成本至少是体硅的两倍成本至少是体硅的两倍SOI技术挑战和机遇技术挑战和机遇Smart-Cut技技术是一种智能剥离技是一种智能剥离技术?将将离离子子注注入入技技术和和硅硅片片键合合技技术结合合在在一起一起?解解决决了了键合合SOI中中硅硅膜膜减减薄薄问题，可可以以获得均匀性很好的得均匀性很好的顶层硅膜硅膜?硅膜硅膜质量接近体硅。量接近体硅。?剥剥离离后后的的硅硅片片可可以以作作为下下次次键合合的的衬底底，降低成本降低成本SOI技术挑战和机遇技术挑战和机遇SOI材料材料质量近几年有了惊人量近几年有了惊人进步步生生产能力和成本成能力和成本成为关关键问题Smart-Cut技技

16、术和和低低剂量量SIMOX技技术是是两两个最有个最有竞争力的技争力的技术SOI将将成成为继硅硅外外延延片片之之后后的下一代硅材料的下一代硅材料智能剥离智能剥离SOI工艺工艺流程图流程图(SMART CUT SOI)SOI技术挑战和机遇技术挑战和机遇浮浮体体效效应是是影影响响SOI技技术广广泛泛应用用的的另一原因另一原因?对SOI器器件件的的浮浮体体效效应没没有有一一个个清清楚楚的的认识?如如何何克克服服浮浮体体效效应导致致的的阈值电压浮浮动、记忆效效应、迟滞滞效效应等等对实际电路路的的影影响，响，还不很清楚不很清楚?浮浮体体效效应可可以以导致致数数字字电路路的的逻辑失失真真和功耗的增大和功耗的

17、增大SOI技术挑战和机遇技术挑战和机遇抑制浮体效抑制浮体效应?Ar注入增加体注入增加体/源源结漏漏电?LBBC结构构?在源区开一个在源区开一个P区通道区通道?肖特基体接触技肖特基体接触技术?场屏蔽隔离技屏蔽隔离技术?这些些技技术都都存存在在各各种种各各样的的自自身身缺缺陷陷，不能被广泛接受不能被广泛接受SOI技术挑战和机遇技术挑战和机遇全耗尽全耗尽SOI MOSFET可以抑制浮可以抑制浮体效体效应，并有良好的，并有良好的亚阈特性和特性和短沟效短沟效应?控制超薄控制超薄FD SOI MOSFET的的阈值电压比比较困困难?阈值电压与硅膜厚度的关系极与硅膜厚度的关系极为敏敏感感?较大的寄生源漏大的寄

18、生源漏电阻等阻等SOI技术挑战和机遇技术挑战和机遇SOI器件与器件与电路的路的EDA技技术发展展缓慢，已慢，已经成成为影响影响SOI技技术广广泛泛应用的一个重要原因用的一个重要原因?体硅的体硅的EDA工具已工具已经非常完善非常完善?SOI的的EDA工具相工具相对滞后：滞后：SOI器器件是一个五端器件，建立件是一个五端器件，建立SOI器件、器件、电路模型要比体硅器件复路模型要比体硅器件复杂得多得多SOI技术挑战和机遇技术挑战和机遇体硅技体硅技术迅速迅速发展和巨大成功抑制了人展和巨大成功抑制了人们投入投入SOI技技术研究的研究的热情情?工工业界不愿花界不愿花时间和金和金钱在在SOI工工艺的的优化上

19、，化上，使使SOI技技术的的优越性不能得以充分越性不能得以充分发挥?现在形在形势正在正在发生微妙生微妙变化，手提化，手提电脑、手、手提提电话迅速迅速兴起，促起，促发了人了人们对低低压、低功、低功耗及超高速耗及超高速电路的需求，体硅路的需求，体硅CMOS电路在路在这些方面有些方面有难以逾越的障碍以逾越的障碍?SOI技技术发展的新机遇展的新机遇SOI技术挑战和机遇技术挑战和机遇器件尺寸器件尺寸缩缩小，改善了小，改善了ULSI的性能的性能：速度、集成度、成本等，速度、集成度、成本等，也也带带来了很来了很多多问题问题?一一类类是灾是灾难难性的，影响器件功能及可靠性的，影响器件功能及可靠性，其中最突出的

20、是性，其中最突出的是热载热载流子效流子效应应?一一类类是造成是造成动态节动态节点的点的软软失效，在失效，在DRAM中中这这个个问题问题尤尤为为重要重要?降低降低电电源源电压电压已成已成为为解决以上解决以上问题问题的主要措施的主要措施SOI技术挑战和机遇技术挑战和机遇影响降低影响降低电源源电压的因素的因素?体效体效应应?寄生寄生结电结电容容?当当电电源源电压电压降低降低时时，会使，会使电电路路驱动驱动电电流减小、泄漏流减小、泄漏电电流增加，引起流增加，引起电电路的速度下降和功耗增加路的速度下降和功耗增加?SOI是最佳是最佳选择SOI技术挑战和机遇技术挑战和机遇存存储器：器：?1993年年Moto

21、rola首首先先利利用用0.5微微米米工工艺研研制制出出电源源电压小于小于2V的的1K SRAM?IBM公公司司制制成成在在1V电压下下工工作作的的512K SRAM，1997年年，IBM又又发布布了了利利用用0.25微微米米CMOS工工艺加加工工的的FDSOI 1M/4M SRAM，其其电源源电压仅为1.25V?韩国国三三星星生生产了了电源源电压为1V的的0.5微微米米DRAM，同年，同年，16M SOI DRAM也面世了也面世了SOI技术挑战和机遇技术挑战和机遇CPU：功耗与速度的矛盾突出：功耗与速度的矛盾突出?IBM公公司司报道道了了采采用用0.13 m SOI工工艺研研制制的的微微处理

22、理器器电路路的的功功耗耗比比相相应体体硅硅电路路低低1/3，速速度度增增加加35，性性能能提提高高2030，而而成成本本仅增增加加10?AMD已已经全面生全面生产低低压SOI CPUSOI器件与电路器件与电路制备技术制备技术SOI(Silicon-On-Insulator):（绝缘衬底上的硅（绝缘衬底上的硅)技术技术SOI器件与电路制备技术器件与电路制备技术体硅器件与体硅器件与SOI电路制路制备工工艺的比的比较?SOI电路制路制备工工艺简单制作阱的工制作阱的工艺场区的工区的工艺?没有金属没有金属Al穿刺穿刺问题隔离技隔离技术?100绝缘介介质隔离隔离?LOCOS隔离隔离?硅硅岛隔离隔离?氧化台

23、面隔离氧化台面隔离SOI器件与电路制备技术器件与电路制备技术抑制抑制边缘寄生效寄生效应?环形形栅器件器件?边缘注入注入抑制背沟道晶体管效抑制背沟道晶体管效应?背沟道注入背沟道注入抑制抑制衬底浮置效底浮置效应?衬底接地底接地硅化物工硅化物工艺?防止将硅膜耗尽防止将硅膜耗尽几种新型的几种新型的SOI器件器件和电路制备工艺和电路制备工艺Tpd=37ps 栅长为栅长为90纳米的栅图形照片纳米的栅图形照片凹陷凹陷沟道沟道SOI器件器件新型新型SOI栅控混合管栅控混合管(GCHT)MILC平面双栅器件平面双栅器件 平面双平面双栅是理想的双是理想的双栅器件器件 但工但工艺复复杂，关，关键是双是双栅自自对准、

24、沟准、沟道区的形成，等待着工道区的形成，等待着工艺上的突破上的突破利用利用MILC（metal induced lateral crystallization）和高温退火技）和高温退火技术实现平平面双面双栅器件器件?精确的自精确的自对准双准双栅?工工艺相相对简单MILC和高温退火和高温退火主要步骤：主要步骤：a-Si 淀淀积，积，550C LTO 淀积，淀积，光刻长条窗口，光刻长条窗口，金属镍淀积（金属镍淀积（5-10nm）退火退火550,24小时小时,N2 去除镍、去除镍、LTO高温退火高温退火(900，1小时小时)高温处理后，高温处理后，MILC多晶硅晶粒的尺寸将显著增大。多晶硅晶粒的尺寸

25、将显著增大。二次结晶效应二次结晶效应:由于原始晶粒相同的取向和低的由于原始晶粒相同的取向和低的激活能使大尺寸单晶粒的产生变得容易得多。激活能使大尺寸单晶粒的产生变得容易得多。改善了材料晶体结构的完整性。改善了材料晶体结构的完整性。常规常规MILC技术技术+高温退火处理相结合高温退火处理相结合:晶粒尺寸晶粒尺寸达达10微米以上的单晶粒硅膜，可进行器件制备。微米以上的单晶粒硅膜，可进行器件制备。MILC directionSi SubstrateBuried oxide LTONickela-Si(a)(b)N+N+(c)N+N+(d)N+N+(e)Ni(f)substratesubstrates

26、ubstratesubstratesubstrate硅片氧化5000;连续淀积SiN(500),LTO(2000),a-Si(500）和LTO(2000);光刻并刻蚀 淀积2500 a-Si;磷离子注入;淀积4500 LTO;CMP 然后干法刻蚀去除显露的a-Si BOE去除 LTO MILC:淀积LTO;光刻长条窗口;镍淀积;退火550.去除 LTO,镍;刻蚀形成有源区。底部的LTO显露.substrateSilicon Oxide Nitride新的自对准平面双栅新的自对准平面双栅MOS晶体管工艺集成晶体管工艺集成方案提出及工艺过程方案提出及工艺过程(h)(i)(j)N+N+substra

27、teN+N+N+N+Top-Gate,Bottom GateDrainSourcesubstrateN+N+N+N+substrate(g)substrate(g)N+N+substrate 然后用BOE腐 蚀 掉 显 露LTO。这样就在沟道膜的上方形成一浅槽，而在下方形成一隧道。这个浅槽和隧道最终将决定顶栅和底栅的几何尺寸，并使它们互相自对准。850下生长栅氧;同时用作MIUC的高温退火.淀积多晶硅，刻蚀形成栅电极。用CMP移走位于源漏区上方的Poly-Si，使得上下栅电极的长度完全相同.DSOI(S/D on Insulator)器件结构与制作器件结构与制作(1)DSOI器件剖面图器件剖面

28、图 S/D下方是下方是SiO2 常规常规CMOS工艺工艺(2)选择性注氧选择性注氧 热氧化层作为注氧的掩膜热氧化层作为注氧的掩膜(3)高温退火高温退火 S/D下方形成下方形成SiO2优点：自加热、衬底浮置优点：自加热、衬底浮置DSOI器件的器件的SEM照片照片 源漏区域由于下方埋氧体积的膨胀而引起了一定程源漏区域由于下方埋氧体积的膨胀而引起了一定程度的抬高。度的抬高。SON(Silicon on Nothing)器件器件注氦技术制备注氦技术制备SON材料材料 (100)晶向晶向p型硅片型硅片 热氧化热氧化300-400埃埃 注入能量注入能量100KeV 注入剂量注入剂量1e17 退火温度退火温

29、度1100C,时时间间5分钟分钟,梯度梯度10度度/分分结论：结论：注入剂量越大空注入剂量越大空洞的密度就越大洞的密度就越大;退火温度越高，退火温度越高，空洞尺寸越大，空洞尺寸越大，且空洞越靠近表且空洞越靠近表面面结束语结束语经过20多多年年发展展，SOI技技术已已经取取得得了了十分巨大十分巨大进步，正逐步走向成熟步，正逐步走向成熟当当特特征征尺尺寸寸小小于于0.1 m、电源源电压在在1V时，体硅，体硅CMOS技技术面面临巨大挑巨大挑战SOI技技术的的潜潜力力开开始始显现，大大大大提提高高电路路的的性性能能价价格格比比，CMOS/SOI将将成成为主流集成主流集成电路加工技路加工技术结束语结束语

30、目前我目前我们正正处在在SOI技技术迅速迅速腾飞的的边缘CMOS集成电集成电路制造工艺路制造工艺形成形成N阱阱?初始氧化初始氧化?淀淀积氮化硅氮化硅层?光刻光刻1版，定版，定义出出N阱阱?反反应离子刻离子刻蚀氮化硅氮化硅层?N阱离子注入，注磷阱离子注入，注磷形成形成P阱阱?在在N阱区生阱区生长厚氧化厚氧化层，其它区域被氮化硅，其它区域被氮化硅层保保护而不会被氧化而不会被氧化?去掉光刻胶及氮化硅去掉光刻胶及氮化硅层?P阱离子注入，注硼阱离子注入，注硼推阱推阱?退火退火驱入入?去掉去掉N阱区的氧化阱区的氧化层形成形成场隔离区隔离区?生生长一一层薄氧化薄氧化层?淀淀积一一层氮化硅氮化硅?光刻光刻场隔

31、离区，非隔离隔离区，非隔离区被光刻胶保区被光刻胶保护起来起来?反反应离子刻离子刻蚀氮化硅氮化硅?场区离子注入区离子注入?热生生长厚的厚的场氧化氧化层?去掉氮化硅去掉氮化硅层形成多晶硅栅形成多晶硅栅?生长栅氧化层生长栅氧化层?淀积多晶硅淀积多晶硅?光刻多晶硅栅光刻多晶硅栅?刻蚀多晶硅栅刻蚀多晶硅栅形成硅化物形成硅化物?淀淀积氧化氧化层?反反应离子刻离子刻蚀氧化氧化层，形成，形成侧壁氧化壁氧化层?淀淀积难熔金属熔金属Ti或或Co等等?低温退火，形成低温退火，形成C-47相的相的TiSi2或或CoSi?去掉氧化去掉氧化层上的没有上的没有发生化学反生化学反应的的Ti或或Co?高温退火，形成低阻高温退火

32、，形成低阻稳定的定的TiSi2或或CoSi2形成形成N管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将PMOS区保护起来区保护起来?离子注入磷或砷，形成离子注入磷或砷，形成N管源漏区管源漏区形成形成P管源漏区管源漏区?光刻，利用光刻胶将光刻，利用光刻胶将NMOS区保护起来区保护起来?离子注入硼，形成离子注入硼，形成P管源漏区管源漏区形成接触孔形成接触孔?化学气相淀化学气相淀积磷硅玻璃磷硅玻璃层?退火和致密退火和致密?光刻接触孔版光刻接触孔版?反反应离子刻离子刻蚀磷硅玻璃，形成接触孔磷硅玻璃，形成接触孔形成第一形成第一层金属金属?淀淀积金属金属钨(W)，形成，形成钨塞塞形成第一形成第一层金

33、属金属?淀淀积金属金属层，如，如Al-Si、Al-Si-Cu合金等合金等?光刻第一光刻第一层金属版，定金属版，定义出出连线图形形?反反应离子刻离子刻蚀金属金属层，形成互，形成互连图形形形成穿通接触孔形成穿通接触孔?化学气相淀化学气相淀积PETEOS?通通过化学机械抛光化学机械抛光进行平坦化行平坦化?光刻穿通接触孔版光刻穿通接触孔版?反反应离子刻离子刻蚀绝缘层，形成穿通接触孔，形成穿通接触孔形成第二形成第二层金属金属?淀淀积金属金属层，如，如Al-Si、Al-Si-Cu合金等合金等?光刻第二光刻第二层金属版，定金属版，定义出出连线图形形?反反应离子刻离子刻蚀，形成第二，形成第二层金属互金属互连图形形合金合金 形成形成钝化化层?在低温条件下在低温条件下(小于小于300)淀淀积氮化硅氮化硅?光刻光刻钝化版化版?刻刻蚀氮化硅，形成氮化硅，形成钝化化图形形测试、封装，完成集成、封装，完成集成电路的制造工路的制造工艺CMOS集成集成电路一般采用路一般采用(100)晶向的硅材料晶向的硅材料