计算机组成原理教学课件.ppt

《计算机组成原理教学课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理教学课件.ppt（306页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章第二章 运算方法和运算器运算方法和运算器 2.1 数据与文字的表示 2.2 定点加法、减法运算 2.3 定点乘法运算 2.4 定点除法运算 2.5 定点运算器的组成 2.6 浮点运算与浮点运算器 2.7 本章小结 2.1 数据与文字的表示数据与文字的表示 2.1.1 数据格式数据格式 2.1.2 数的机器码表示数的机器码表示 2.1.3 字符的表示字符的表示 2.1.4 汉字的表示方法汉字的表示方法 2.1.5 校验码校验码 2.1.1 数据格式 在选择计算机的数的表示方式时，需要考虑以下几个因素：（1）要表示的数的类型（小数、整数、实数和复数）；（2）可能遇到的数值范围；（3）熟知精确

2、度；（4）数据存储和处理所需要的硬件代价。小数点如何表示？计算机中常用的数据表示格式有两种：一是定点格式，。允许的数值范围有限，但要求的处理硬件比较简单。二是浮点格式允许的数值范围很大，但要求的处理硬件比较复杂。1.定点数的表示方法定点数的表示方法 约定机器中所有数据的小数点位置是固定不变的。由于约定在固定的位置，小数点就不再使用记号“.”来表示。原理上讲，小数点位置固定在哪一位都可以，但是通常将数据表示成纯小数纯小数或纯整数纯整数。假设用一个n+1位字来表示一个定点数x,其中一位0用来表示数的符号位，其余位数代表它的量值。为了将整个n+1位统一处理起见，符号位0放在最左位置，并用数值0和1分

3、别代表正号和负号，这样，对于任意定点数012n 在定点机中表示如下形式：如果数x表示的是纯小数，纯小数，那么小数点位于0和1之间。当012n各位均为0时，数x的绝对值最小，即|=0；当各位均为1时，x的绝对值最大，即|=12n故数的表示范围为0|12n(2.1)如果数x表示的是纯整数，纯整数，那么小数点位于最低位n 的右边，此时数x的表示范围为 0|2n1(2.2)目前计算机中多采用定点纯整数表示，因此将定点数表示的运算简称为整数运算整数运算。2.浮点数的表示方法浮点数的表示方法 把一个数的有效数字和数的范围在计算机的一个存储单元中分别予以表示。这种把数的范围和精度分别表示的方法，数的小数点位

4、置随比例因子的不同而在一定范围内自由浮动。所以称为浮点表浮点表示法示法。任意一个十进制数 可以写成：10E*(2.3)计算机中一个任意进制数 可以写成：e*m(2.4)其中：m 称为浮点数的尾数尾数，是一个纯小数。e 是比例因子的指数，称为浮点的指数指数，是一个整数。比例因子的基数基数R 对于二进计数值的机器是一个常数，一般规定 为2，8或16。在机器中表示一个浮点数时，一定要给出尾数，用定点小数形式表示。尾数部分给出有效数字的位数，因而决定了浮点数的表示精度。二是要给出指数，用整数形式表示，常称为阶阶码码，阶码指明小数点在数据中的位置，因而决定了浮点数的表示范围。浮点数也要有符号位。在早期计

5、算机中，一个机器浮点数由阶码和尾数及其符号位组成：后来为便于软件移植，按照 IEEE754 的标准，32位浮点数和64位浮点数的标准格式为：32位的浮点数中：浮点数的符号位，占1 位，S=0表示正数，S=1表示负数。是尾数，放在最低部分，占用23位，用小数表示，小数点放在尾数域的最前面。是阶码，占用8 位，阶符采用隐含方式，即采用移码方式来表示正负指数。移码方法对两个指数大小的比较和对阶操作都比较方便，因为阶码域值大者其指数值也大。采用这种方式时，将浮点数的指数真值e 变成阶码 时，应将指数 e 加上一个固定的偏移值127(01111111)，即 e127。若不对浮点数的表示做出明确规定，同一

6、个浮点数的表示就不是唯一的。例如：（1.75）10=1.1120 (IEEE规格化表示)=0.11121(传统规格化表示)=0.011122=0.0011123 为了提高数据的表示精度，当尾数的值不为0时，尾数域的最高有效位应为1，否则要以修改阶码同时左右移小数点的办法，使其变成这一要求的表示形式，这称为浮点数的规格规格化表示化表示。IEEE754标准中，一个规格化的32位浮点数的真值可表示为：(1)s(1.)2127 e127(2.5)其中尾数域所表示的值是1.M。因为规格化的浮点数的尾数域最左（最高有效位）总是1，故这一位经常不予存储，而认为隐藏在小数点的左边。IEEE标准中，64位的浮点

7、数中符号位1为，阶码域11为，尾数域52位，指数偏移值是1023。因此规格化的64位浮点数的真值为：(1)s(1.)21023 e1023 (2.6)当一个浮点数的尾数为 0，不论其阶码为何值，或者当阶码的值遇到比它能表示的最小值还小时，不管其尾数为何值，计算机都把该浮点数看成零值，称为机机器零器零。当阶码E为全0且尾数M也为全0时，表示的真值x为零，结合符号位S为0或1，有正零和负零之分。当阶码E为全1，且尾数M也为全0时，表示的真值x为无穷大，结合符号位S为0或1，有正无穷和负无穷之分。这样在32位浮点数表示中，要除去E用全0和全1（25510）表示零和无穷大的特殊情况，指数的偏移值不选1

8、28（10000000），而选127（01111111）。对于规格化浮点数，E的范围变为1到254，真正的指数值e则为-126到+127。因此32位浮点数表示的绝对值的范围是10-38-10+38（以10的幂表示）。NaNs(Not-a-Number),(Infinity)#include#include int main()union floatandintfloat p;int i;fandi;fandi.i=0 xffc00000;/1 111,1111,1 100,0000,0000,0000,0000,0000B;printf(%xn%fn,fandi.i,fandi.p);retu

9、rn 0;例例1 若浮点数的754标准存储格式为(41360000)16，求其浮点数的十进制值。0100000100110110000000000000s阶码8位尾数23位e=阶码-127=10000010-01111111=00000011=（3）10尾数1.M=1.0110110000000000000=1.011011x=(-1)s1.M2e=+(1.011011)23=+1011.011=(11.375)10例例1 若浮点数的754标准存储格式为(41360000)16，求其浮点数的十进制值。例例2 将十进制数数20.59375转换成754标准的32位浮点数的二进制格式来存储。解：20

10、.59375=10100.10011规格化：=1.01001001124 e=4所以：s=0，E=e+127=131 =01111111+0100 =10000011，m=010010011单精度浮点数二进制存储格式为：0 100 0001 1 010 0100 1100 0000 0000 00003.十进制数串的表示方法十进制数串的表示方法 大多数通用性较强的计算机都能直接处理十进制形式表示的数据。十进制数串在计算机内主要有两种表示形式：（1）字符串形式）字符串形式，即一个字节存放一个十进制的数位或符号位。在主存中，这样的一个十进制数占用连续的多个字节，故为了指明这样一个数，需要给出该数在

11、主存中的起始地址和位数(串的长度)。这种方式表示的十进制字符串主要用在非数值计算的应用领域中。如：+123 用ASCII码 2B313233 -123用ASCII码 2D313233（2）压缩的十进制数串形式）压缩的十进制数串形式，即一个字节存放两个十进制的数位。它比前一种形式节省存储空间，又便于直接完成十进制数的算术运算，是广泛采用的较为理想的方法。用压缩的十进制数串表示一个数,要占用主存连续的多个字节。每个数位占用半个字节(即4个二进制位),其值可用二十编码(BCD码)或数字符的ASCII码的低4位表示。符号位也占半个字节并放在最低数字位之后,其值选用四位编码中的六种冗余状态中的有关值,如

12、用12(c)表示正号，用13(d)表示负号。在这种表示中,规定数位加符号位之和必须为偶数,当和不为偶数时,应在最高数字位之前补一个0。例如 123 和12分别被表示成：+123 12 3C -12 01 2D与第一种表示形式类似,要指明一个压缩的十进制数串,也得给出它在主存中的首首地址地址和数字位个数数字位个数(不含符号位),又称位位长长,位长为0的数其值为0。十进制数串表示法的优点是位长可变位长可变,许多机器中规定该长度从0到31,有的甚至更长。2.1.2 数的机器码表示 符号位如何表示呢？把符号位和数字位一起编码来表示相应的数，如原码、补码、反码、移码等称为机器数机器数或机器码机器码。所代

13、表的实际值称为机器数的真值真值。原码表示法2.补码表示法3.反码表示法正数的反码与其原码、补码相同，负数的反码为补码最低位减1。反码运算不方便，0值又有两个编码，用得不很普遍。整数的表示形式设 X=XnX2X1X0，其中Xn为符号位(1)原码(2)补码Mod2n+1(3)反码4.移码移码就是在真值X上加一个常数2n，相当于X在数轴上向正方向平移了2n个单位。移码也可称为增码02n2n+1-102-n2n-1X移X对比补码定义就可以找出其移码和补码之间的如下关系：移码的性质：(1)最高一位为符号位，但其取值与原码和补码都相反，1代表正号，0代表负号。移码用于表示浮点数的阶码，通常只使用整数。(2

14、)对移码一般只执行加减运算，在对两个浮点数进行乘除运算时，是尾数实现乘除运算，阶码执行加减运算。对移码执行加减运算时，需要对得到的结果加以修正，修正量为2n，即要对符号位的结果取反后，得到的才是移码形式的结果。如X=+1010,Y=+0011,X移=11010 Y移=10011X移+Y移=101101，加24后得X+Y移=11101(3)在移码表示中，0有唯一的编码，即+0=-0=10000。当浮点数的阶码=-2n时，移码为00000,补码是10000，当浮点数的阶码=-2n时，尾数不为0是非规格化数，尾数为0是机器零此时，移码表示的阶码值值正好是每一位都为0的形式，与补码的-2n完全一致。但

15、补码的数值位不全0，所以使用移码有利于简化机器中的判0线路。(4)移码把真值映射到一个正数域，所以可将移码视为无符号数，直接按无符号数规则比较大小。移码为全0时，它所对应的真值最小，为全1时，它所对应的真值最大，因此，移码的大小直观地反映了真值的大小，这将有助于两个浮点数进行阶冯大小比较。例例3以定点整数为例,用数轴形式说明原码、反码、补码表示范围和可能的数码组合情况。解：原码、反码、补码表示分别示于下图。与原码、反码不同,在补码表示中“0”只有一种形式,且用补码表示负数时范围可到2n 例例4将十进制真值(127,1,0,1,127)列表表示成二进制数及原码、反码、补码、移码值。解：二进制真值

16、及其诸码值列于下表,其中0在原，反中有两种表示。由表中数据可知,补码值与移码值差别仅在于符号位不同。例例5设机器字长16位,定点表示,尾数15位,数符1位,问：(1)定点原码整数表示时,最大正数是多少?最小负数是多少?(2)定点原码小数表示时,最大正数是多少?最小负数是多少?;(1)定点原码整数表示最大正数值(2151)10(32767)10 0 111 111 111 111 111 最小负数值(2151)10(32767)10 1 111 111 111 111 111(2)定点原码小数表示 最大正数值(1215)10(0.111.11)2最小负数值(1215)10(0.111.11)2

17、例例6假设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化浮点数,真值表示为（非IEEE754标准）：(1)s(1.M)2E128问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？(1)最大正数 0 1 1111111 1111 1111 1111 1111 1111 111 1(12-23)2127(2)最小正数 0 0 0000000 0000 0000 0000 0000 0000 000 1.02128(3)最小负数 1 1 1111111 1111 1111 1111 1111 1111 111 1(1223)2127(4)最大负数 1 0 000000

18、0 0000 0000 0000 0000 0000 000 1.02128 2.1.3 字符与字符串的表示方法 目前国际上普遍采用的字符系统是七单位的ASCII码(美国国家信息交换标准字符码),它包括10个十进制数码,26个英文字母和一定数量的专用符号,如$,%,等，共128个元素,因此二进制编码需7位,加一位偶校验位,共8位一个字节。表2.1列出了七单位的ASCII码字符编码表。0000010100111001011101110000NUL DELSP0Pp0001SOH DC1!1AQaq0010STX DC22BRbr0011ETX DC3#3CScs0100EOT DC4$4DTdt

19、0101ENQ NAK%5EUeu0110ACK SYN&6FVfv0111DEL ETB7GWgw1000BSCAN(8HXhx1001HTEM)9IYiy1010LFSUB*:JZjz1011VTESC+;Kk1100FFFS,Nn1111SIUS/?O_oDEL其中95个编码,对应着计算机终端能敲入并且可以显示的95个字符,打印机设备也能打印这95个字符,如大小写各26个英文字母,09这10个数字符,通用的运算符和标点符号,*,/,=0,Y=0 X补+Y补=X+Y 若0=X+Y1 则 X补+Y补=X+Y=X+Y补 否则溢出b.当X0,Y0 X补+Y补=2+X+2+Y=2+2+X+Y 若-

20、1=X+Y0,Y0 X补+Y补=X+2+Y=2+X+Y 若-1=X+Y0 则 X补+Y补=2+(X+Y)mod 2 =X+Y补 若0=X+Y=0时 X补=X原当X=0时 X补=X原=X当X=0时X0=0X=X补当X0时X=-1+0.X1X2Xn=-(1-0.X1X2Xn)=-(0.111-0.X1X2Xn+2-n)不同位长间的转换问题不同位长间的转换问题 有时需要取来一个n位整数而以m位来保存，这里mn。对于原码表示法这是很容易完成的：简单将符号位移列新的最左位置上，多余出的空位全添0。如：+18 0001 0010+180000 0000 0001 0010-18 1001 0010-181

21、000 0000 0001 0010 这种做法对于补码的负数则不行，使用同样的例子+18 0001 0010+180000 0000 0001 0010-18 1110 1110-325141000 0000 1111 1110补码整数扩展规则应是，移符号位到新的最左位，其余空出位均以符号位的拷贝填充。+18 0001 0010+180000 0000 0001 0010-18 1110 1110-181111 1111 1110 1110反码同样处理2.2.3 溢出概念与检测方法当运算结果超出机器数所能表示的范围时，称为溢出溢出。只在正数加正数和负数加负数两种情况下才会产生溢出。在定点小数机

22、器中,数的表示范围为|=10时要校正时要校正2.3 定点乘法运算定点乘法运算 2.3.1 原码并行乘法 设n位被乘数和乘数用定点小数表示(定点整数也同样适用)被乘数 原f.n110乘数 原f.n110则乘积 原(ff)(0.n110)(0.n110)(2.26)式中,f为被乘数符号,f为乘数符号。1.人工算法与机器算法的同异性人工算法与机器算法的同异性 设0.1101,0.1011.手工求乘积过程如下:但是人们习惯的算法对机器并不完全适用。原因之一,机器通常只有n位长,两个n位数相乘,乘积可能为2n位。原因之二,只有两个操作数相加的加法器难以胜任将各n位积一次相加起来的运算。因此，早期计算机中

23、为了简化硬件结构,采用串行的1位乘法方案,即多次执行“加法移位”操作来实现。这种方法并不需要很多器件。然而串行方法毕竟太慢,不能满足科学技术对高速乘法所提出的要求。由于乘法运算大约占全部算术运算的1/3，因此采用高速乘法部件，无论从速度上来说还是效率上来说，都是十分必要的。自从大规模集成电路问世以来,高速的单元阵列乘法器应运而生，出现了各种形式的流水式阵列乘法器,它们属于并行乘法器。2.不带符号的阵列乘法器不带符号的阵列乘法器设有两个不带符号的二进制整数：Aam1a1a0Bbn1b1b0 它们的数值分别为a和b,即 m1n1aai2ibbj2ji0j0被乘数A与乘数B相乘,产生mn位乘积P：P

24、pmn1p1p0实现这个乘法过程所需要的操作和人们的习惯方法非常类似：这种乘法器要实现n位n位时,需要n(n1)个全加器和n2个“与”门。延时：55Ta+3Tfa+4Tf+Tfa=Ta+4Tfa+4Tf=T+24T+8T=33TnnTa+(n-1)Tfa+(n-1)Tf=T+(n-1)6T+(n-1)2T=(8n-7)T令Ta为“与门”的传输延迟时间,Tf为全加器(FA)的进位传输延迟时间,假定用2级“与非”逻辑来实现FA的进位链功能,那么我们就有：TaT，Tf2T。Tfa为加延时：每级异或门延迟3T，共6T。3.带符号的阵列乘法器带符号的阵列乘法器 对带符号的阵列乘法器的结构来说，按其所用的

25、数的表示方法而有所不同。在介绍带符号的阵列乘法器基本原理以前，我们先来看看算术运算部件设计中经常用到的求补电路。用这种对2求补器来转换一个(n1)位带符号的数,所需的总时间延迟为：tTCn2T5T(2n5)T=32T+5T=11TE=1时求补时求补E=0时时a*=a带符号的阵列乘法器(n1)(n1)位带求补器的阵列乘法器原码乘 an、bn接0，不求补。补码乘求补，an、bn接符号位。时间比原码乘大1倍。例例17 设15,13,用的原码阵列乘法器求出乘积？解：设最高位为符号位,则输入数据为 原 01111 原 11101 符号位单独考虑,算前求补级后|1111,|1101算后输出并加上乘积符号位

26、1,则原码乘积值为111000011。换算成二进制数真值是：(-195)10例例18 设-15,13,用带求补器的补码阵列乘法器求出乘积？并用十进制乘法进行验证 解：设最高位为符号位,则输入数据用补码表示为 补 10001 补 10011 乘积符号位单独运算:x0y011=0 尾数部分算前求补级输出为|1111,|1101算后经求补级输出为11000011,并加上乘积符号0,则原码乘积值为011000011。换算成二进制数真值是（195）102.3.2 直接补码并行乘法 1.补码与真值得转换公式补码与真值得转换公式 N补anan1an2a1a0 -N补补A补anan1an2a1a0 B补bnb

27、n1bn2b1b0 不能使用普通的全加器2.一般化的全加器形式一般化的全加器形式 常规的一位全加器可假定它的3个输入和2个输出都是正权。这种加法器通过把正权或负权加到输入/输出端,可以归纳出四类加法单元。表表2.3 四类一般化全加器的名称和逻辑符号四类一般化全加器的名称和逻辑符号0类带权输入带权输出 xyzcs00000001010100101110100011011011010111111类带权输入带权输出 xyzcs00000001010101101100100111010011010111110类1类2类带权输入带权输出 xyzcs0000000101010110110010011101

28、0011010111113类带权输入带权输出 xyzcs00000001010100101110100011011011010111112类3类1类带权输入带权输出 xyzcs00000001010101101100100111010011010111112类带权输入带权输出 xyzcs00000001010101101100100111010011010111110类带权输入带权输出 xyzcs00000001010100101110100011011011010111113类带权输入带权输出 xyzcs00000001010100101110100011011011010111110类2类

29、，但要注意其进位输出是负权方案称为三段阵列乘法器，其中右上角的三角形中只用0类全加器，左上角的三角形中只用1类全加器，阵列的最后两行只用2类全加器。copy例：A=01010B=10100即A=+10B=-12AB=-120a4a3a2a1a0b4b3b2b1b0n=400000000000000100000 10010011000 01110001000010000010100000000000001110110=-120000例：A=01010B=10100即A=+10B=-12AB=-120a4a3a2a1a0b4b3b2b1b0n=411100010000000010100000000

30、010100000000000001100010011010001001110001111000022.4.1 原码除法算法原理 两个原码表示的数相除时,商的符号由两数的符号按位相加求得,商的数值部分由两数的数值部分相除求得。阵列除法器有多种多样形式,如不恢复余数阵列除法器,补码阵列除法器等等。这里以不恢复余数阵列除法器为例，来说明这类除法器的组成原理。恢复余数恢复余数的除法方案实际中使用不多，但更容易理解，并很容易由此推导出不不恢复余数恢复余数(即加减交替法)的除法方案。所以，我们将首先介绍恢复余数除法的方案。(1)恢复余数法先看手工除法的计算过程：首先判断被除数(或余数)和除数的大小，若除

31、数小于或等于被除数(或余数)的最高几位，就将该位商上“1”，并从被除数(或余数)中减去除数，得到新的余数；若除数大于被除数(或余数)，将该位商上“0”，被除数(或余数)不变。然后，将被除数的下一位移下来(若存在)或在余数的最低位补“0”，再与除数进行比较直到除尽或得到的商的位数满足要求为止。除数右移一位除数右移一位除数右移一位除数右移一位恢复余数法类似于手工运算，只是为了便于机器操作，将除数右移改为余数左移。手工计算时计算者通过观察，对两个操作数进行比较，确定上商0或1。恢复余数法是直接作减法试探方法，不管被除数(或余数)减除数是否够减，都一律先做减法。若余数为正，表示够减，该位商上“1”；若

32、余数为负，表示不够减，该位商上“0”，并要恢复原来的被除数(或余数)。例 X=0.1011,Y=0.1101,求X/Y -Y补=11.0011 (2)加减交替法 恢复余数法的缺点是：当某一次-Y的差值为负时，要多一次+Y恢复余数的操作，降低了执行速度，又使控制线路变得复杂，因此在计算机中很少采用。计算机中普遍采用的是不恢复余数的除法方案，它是对恢复余数除法的一种修正措施，即当某一次减得的差值为负时，不是恢复它为正差值后再继续运算，而是设法直接用这个负的差值直接求下一位商，其实现原理可叙述如下：在恢复余数除法中，若第i-1次求商的余数为+Ri-1时，下一次求商用的办法是：Ri=2 Ri-1 Y当

33、Ri 0时，第i位的商上0，而恢复余数的操作结果应为Ri+Y,下一次，即第i+1次求商的减法操作是：Ri+1=2(Ri+Y)-Y=2Ri+Y上述公式表明，当某一次求商，其减得的差值为负，即Ri0时，本次上商为0，继续求下一位商时，可以不必恢复余数，而是直接将负的差值左移一位后(得2Ri)，再采用加上除数的办法来完成，即判2Ri+Y运算的结果为正还是为负。由此得出不恢复余数的除法规则为：当余数为正时，商上1，求下一位商的办法，是余数左移一位，用减去除数的方案得到；当余数为负时，商上0，求下一位商的办法，是余数左移一位，再加上除数的方案得到。即在本方案中，求得本位商的值的同时，还要影响到用减去还是

34、用加上除数的操作继续求下一位商，所以不恢复余数除法又叫加减交替法。例 X=0.1011,Y=0.1101,用加减交替法求X/Y，-Y补=11.0011 定点原码一位除的实现方案小结：对定点小数小数除法，首先要比较除数和被除数的绝对值的大小，防止出现数值溢出的错误。(要求|X|Y|,Y0)商的符号为相除两数的符号的半加和。计算机中用加减交替法实现除法时，被除数的位数可以是除数的两倍，其低位的数值部分开始时放在存储商的寄存器中。运算过程中，放被除数和商的寄存器同时移位。2.4.2 并行除法器 阵列式除法器是一种并行运算部件阵列式除法器是一种并行运算部件,采采用大规模集成电路制造用大规模集成电路制造

35、.与串行除法器与串行除法器相比运算速度快。相比运算速度快。阵列除法器有多种多样形式阵列除法器有多种多样形式,如不恢复如不恢复余数阵列除法器余数阵列除法器,补码阵列除法器等等。补码阵列除法器等等。这里以不恢复余数阵列除法器为例，来这里以不恢复余数阵列除法器为例，来说明这类除法器的组成原理。说明这类除法器的组成原理。可控加法可控加法/减法减法(CAS)单元单元 1.可控加法可控加法/减法减法(CAS)单元单元 可控加法/减法(CAS)单元,它将用于并行除法流水逻辑阵列中。它有四个输出端和四个输入端。当输入线P0时,CAS作加法运算；当P1时,CAS作减法运算。当P0时,当P1时,CAS单元的实际内

36、部电路用一个三级组合逻辑电路(包括反向器)来实现。因此每一个基本的CAS单元的延迟时间为3T单元。在不恢复余数的除法阵列中,每一行所执行的操作究竟是加法还是减法,取决于前一行输出的符号与被除数的符号是否一致。当出现不够减时,部分余数相对于被除数来说要改变符号。这时应该产生一个商位“0”,除数首先沿对角线右移,然后加到下一行的部分余数上。当部分余数不改变它的符号时,即产生商位“1”,下一行的操作应该是减法。被除数0.123456(双倍长)除数0.123商数0.q1q2q3余数0.00r3r4r5r6字长n14第一行P线置1后面每行由上一行的借位确定。不够减：Ci+1输出0够减：Ci+1输出1P=

37、1,做减法Ci输入1P=0,做加法Ci输入0沿着每一行都有进位(或借位)传播,同时所有行在它们的进位链上都是串行连接。而每个CAS单元的延迟时间为3T单元,因此,对一个2n位除以n位的不恢复余数阵列除法器来说,单元的数量为(n1)2,除法执行时间为：td3(n1)2T0y1y2y3取反例例20 0.101001,0.111,求。补1.001111011101111010100000011111000111011111110011000001101111商qq0.q1q2q30.101余数r(0.0110)2-30.0001102.5 定点运算器的组成定点运算器的组成 2.5.1 逻辑运算 计算

38、机中的逻辑运算,主要是指逻辑逻辑非非、逻辑加逻辑加、逻辑乘逻辑乘、逻辑异逻辑异四种基本运算。1.逻辑非运算逻辑非运算 逻辑非也称求反求反。对某数进行逻辑非运算,就是按位求它的反,常用变量上方加一横来表示。对求逻辑非,则有：设一个数表示成：2.逻辑加运算逻辑加运算 对两个数进行逻辑加,就是按位求它们的“或”,所以逻辑加又称逻辑或逻辑或,常用记号“V”或“”来表示。例例22 10100001,10011011,求。1 0 1 0 0 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 1 1 3.逻辑乘运算逻辑乘运算 对两数进行逻辑乘,就是按位求它们的“与”,所以逻辑乘又称“逻辑与

39、”,常用记号“”或“”来表示。例例23 10111001,11110011,求。1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 0 1 1 0 0 0 1 4.逻辑异运算逻辑异运算 对两数进行异就是按位求它们的模2和,所以逻辑异又称“按位加”,常用记号“”表示。例例2410101011,11001100,求 1010101111001100011001112.5.2 多功能算术多功能算术/逻辑运算单元逻辑运算单元 我们在2.2节中介绍由一位全加器(FA)构成的行波进位加法器,它可以实现补码数的加法运算和减法运算。但是这种加法/减法器存在两个问题：一是由于串行进位一是由于串行

40、进位,它的运算时间很长。它的运算时间很长。假如加法器由n位全加器构成,每一位的进位延迟时间为20ns,那么最坏情况下,进位信号从最低位传递到最高位而最后输出稳定,至少需要n*20ns,这在高速计算中显然是不利的。二是就行波进二是就行波进位加法器本身来说位加法器本身来说,它只能完成加法和减法两种操作而它只能完成加法和减法两种操作而不能完成逻辑操作。不能完成逻辑操作。本节我们介绍的多功能算术多功能算术/逻辑逻辑运算单元运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能,而且具有先行进位逻辑,从而能实现高速运算。1.基本思想基本思想 当加数和被加数确定后，各位进位已确定。超前进位产生电路就是根据

41、各位进位的形成条件来实现的。2.超前进位加法器进位Cn表达式：化简：所以有：同理有：引入传递函数传递函数Pi和进位产生函数进位产生函数Gi的概念：Pi=Xi+YiGi=XiYi Pi的意义是：当Xi、Yi中有一个为“1”时，若有进位输入，则本位向高位传送进位，这个进位可看成是低位进位越过本位直接向高位传递的。Gi的意义是：当Xi、Yi均为“1”时，不管有无进位输入，定会产生向高位的进位。代入上式或：由Pi、Gi定义，也可把半加和改写成：四位超前进位加法器3.算术逻辑单元 算术逻辑单元简称ALU，又称多功能函数发生器，是一种功能较强的组合逻辑电路。它能进行多种算术运算和逻辑运算。ALU的基本逻辑

42、结构是超前进位加法器。为了将全加器的功能进行扩展已完成多种算术/逻辑运算，先不将Ai和Bi和下一位的进位数Ci直接进行全加，而是将Ai和Bi先组合成由控制参数控制的组合函数Xi和Yi，然后再将Xi、Yi和下一位进位数通过全加器进行全加。这样,不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。因此,一位算术/逻辑运算单元的逻辑表达式为:FiXiYiCniCni1XiYiYiCniCniXi 上式中进位下标用ni代替原来以为全加器中的i，i代表集成在一片电路上的ALU的二进制位数。对于4位一片的ALU，i0,1,2,3。n代表若干片ALU组成更大字长的运算器时每片电路的进位

43、输入,例如当4片组成16位字长的运算器时,n0,4,8,12。以四位ALU 74LS181为例74181能执行16种算术运算和16种逻辑运算，可工作于正逻辑或负逻辑。表2.5列出了74181ALU的运算功能表,它有两种工作方式。对正逻辑操作数来说,算术运算称高电平操作,逻辑运算称正逻辑操作(即高电平为“1”,低电平为“0”)。对于负逻辑操作数来说,正好相反。由于S3 S 0有16种状态组合,因此对正逻辑输入与输出而言,有16种算术运算功能和16种逻辑运算功能。同样,对于负逻辑输入与输出而言,也有16种算术运算功能和16种逻辑运算功能。X=ABCnCn+1Cn+2Cn+3G1p1p2G2p3G3

44、G4p4控制参数S0,S1,S2,S3 分别控制输入Ai 和Bi,产生Y和X的函数。Yi是受S0,S1控制的Ai和Bi的组合函数Xi是受S2,S3控制的Ai和Bi组合函数其函数关系如表2.4所示。s0s1 yi s2s3xi00/Ai00101/AiBi01/Ai+/Bi10/Ai/Bi10/Ai+Bi11011/Ai逻辑表达式s0s1yi s2s3xi00/Ai00101/AiBi01/Ai+/Bi10/Ai/Bi10/Ai+Bi11011/Ai对于加法s3s2s1s0=1001令：令：4位之间采用先行进位公式,每一位的进位公式可递推如下：(正逻辑)综上所述，ALU的某一位逻辑表达式如下：以

45、S3S2S1S0=1001为例，直接根据逻辑关系分析：（1）M=0对于正逻辑，A、B输入为正，Cn输入为负。只分析最低位：i=0做A加B做A加B对于负逻辑，A、B输入为反，Cn输入为正：做A加B加1做A加B加1（2）M=1 上述分析可知，74181算术运算时，采用超前进位。多片74181可组成位数较长的ALU，如4片74181可组成16位ALU。74181中的Cn，Cn+4用来进行片间进位传递。只要把前片的Cn+4与下一片的Cn相连即可构成组间串行进位16位ALU。多片74181也可组成多级先行进位方式的ALU，74181提供的P,G输出就是实现组间并行进位的。以S3S2S1S0=1001,M

46、=0 74181实现加法器为例来分析其原理。对四位一组的ALU来说，可以当作一位看待。Cn+4是本片(组)的最后进位输出。逻辑表达式表明,这是一个先行进位逻辑。换句话说,第0位的进位输入Cn可以直接传送到最高位上去,因而可以实现高速运算。G称为进位发生输出进位发生输出,P称为进位传送输出进位传送输出。在电路中多加这两个输出的目的,是为了便于实现多片（组）ALU之间的先行进位,为此还需一个配合电路,称之为先行进先行进位发生器位发生器(CLA)。四位一组的进位产生函数G为“1”的条件有以下四个中的任一个：(1)X3、Y3均为“1”，即G31；(2)X3、Y3中有一个为“1”，同时X2、Y2均为“1

47、，即P3G21；(3)X3、Y3中有一个为“1”，同时X2、Y2中有一个为“1”，同时 X1、X1均为“1”，即P3P2G11；(4)X3、Y3中有一个为“1”，同时X2、Y2中有一个为“1”，同时X1、Y1中有一个为“1”,同时X0、Y0均为“1”，即P3P2P1G01。依此，可得G的表达式为：四位一组的组进位传递函数P为“1”的条件为：X3、Y3中有一个为“1”，同时X2、Y2中有一个为“1”，同时X0、Y0中有一个为“1”。依此，可得P的表达式为：P=P3P2P1P0 从74181逻辑图可以看到，输出的是P的和G的反码。所以称P为组进位传递函数；G为组进位产生函数当用四片74181构成1

48、6为ALU时，将每一片看作一位，与单各二进制位超前进位同样分析和设计组间超前进位电路。将第0片ALU向第I片、第I片向第II片、第II片向第III片传送的进位分别命名为Cn+x、Cn+y、Cn+z；第0片、第I片、第II片、第III片ALU的进位产生函数命名为G0、G1、G2、G3，进位传递函数命名为P0、P1、P2、P3推导如下：可见，74181的输出P和G正是上述表达式所需的P和G的反码。将实现上述逻辑功能的电路同样做成了中规模集成电路先行进位发生器先行进位发生器(CLA)74182，其逻辑图如下：其中输出P*,G*用于把四组16位快速ALU扩展成64位快速ALU。74181与74182配

49、合组成16位快速ALU四组16位快速ALU扩展成64位快速ALUF=A(OP)B,FlagALU.ABOPFFlagregister2.5.3 内部总线 由于计算机内部的主要工作过程是信息传送和加工的过程,因此在机器内部各部件之间的数据传送非常频繁。为了减少内部的传送线并便于控制,通常将一些寄存器之间数据传送的通路加以归并,组成总线结构,使不同来源的信息在此不同来源的信息在此传输线上分时传送传输线上分时传送。根据总线所在位置,总线分为内部总线和外部总线两类。内部总线内部总线是指CPU内各部件的连线,而外部总线外部总线是指系统总线,即CPU与存储器、I/O系统之间的连线。本节只讨论内部总线。按总

50、线的逻辑结构来说,总线可分为单向单向传送总线传送总线和双向传送总线双向传送总线。单向总线单向总线,就是信息只能向一个方向传送。双向总线双向总线,就是信息可以分两个方向传送,既可以发送数据,也可以接收数据。图2.15(a)是带有缓冲驱动器的4位双向数据总线。其中所用的基本电路就是三态逻辑电路。当“发送”信号有效时,数据从左向右传送。反之,当“接收”信号有效时,数据从右向左传送。这种类型的缓冲器通常根据它们如何使用而叫作总线扩展器、总线驱动器、总线接收器等等。图2.15(b)所示的是带有锁存器的4位双向数据总线。它主要由一个DE触发器和一个三态缓冲器组成。DE触发器是在一个普通D触发器上另加一个E