第八讲数字成型滤波器的实现精选文档.ppt

《第八讲数字成型滤波器的实现精选文档.ppt》由会员分享，可在线阅读，更多相关《第八讲数字成型滤波器的实现精选文档.ppt（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第八讲数字成型滤波器的实现本讲稿第一页，共二十一页主要内容主要内容n脉冲成型的理脉冲成型的理论论基基础础；nVHDL实现实现脉冲成型；脉冲成型；n不同不同滚滚降系数的脉冲成型基降系数的脉冲成型基础实验础实验；n基于基于FPGA完成完成滚滚降系数的升余弦降系数的升余弦滤滤波器波器对对BPSK信号信号进进行基行基带调带调制。制。本讲稿第二页，共二十一页脉冲成型实验脉冲成型实验n项目需用仪器设备：项目需用仪器设备：计算机、软件无线电实验箱、示波器、计算机、软件无线电实验箱、示波器、FPGAFPGA仿真仿真器、器、5V5V电源电源 n所需主要元器件及耗材：所需主要元器件及耗材：连接线、计算机串口连接线

2、连接线、计算机串口连接线本讲稿第三页，共二十一页实验原理实验原理1、脉冲成型的理论基础、脉冲成型的理论基础 n在在现现代代无无线线通通信信中中，由由于于基基带带信信号号的的频频谱谱范范围围都都比比较较宽宽，为为了了有有效效利利用用信信道道，在在信信号号传传输输之之前前，都都要要对对信信号号进进行行频频谱谱压压缩缩，使使其其在在消消除除码码间间干干扰扰和和达达到到最佳检测的前提下，大大提高频带的利用率。最佳检测的前提下，大大提高频带的利用率。n奈奎斯特是第一个解决既能克服符号间干扰又保持小的奈奎斯特是第一个解决既能克服符号间干扰又保持小的传输带宽问题的人传输带宽问题的人。本讲稿第四页，共二十一页

3、1、脉冲成型的理论基础、脉冲成型的理论基础 n只要把通信系统只要把通信系统(包括发射机、信道和接收包括发射机、信道和接收机机)的整个响应设计成在接收机端每个抽样的整个响应设计成在接收机端每个抽样时刻只对当前的符号有响应，而对其他符号时刻只对当前的符号有响应，而对其他符号的响应全等于零，那么符号间干扰的响应全等于零，那么符号间干扰ISI的影的影响就能完全被抵消，即消除符号间干扰的奈响就能完全被抵消，即消除符号间干扰的奈奎斯特奎斯特(Nyquist)第第l准则。准则。本讲稿第五页，共二十一页1、脉冲成型的理论基础、脉冲成型的理论基础 h(t)无码间串扰示意图无码间串扰示意图 本讲稿第六页，共二十一

4、页1、脉冲成型的理论基础、脉冲成型的理论基础n 在在实实际际应应用用中中，升升余余弦弦滤滤波波器器是是运运用用较较为为广广泛泛的的成形滤波器，因为它有如下的优点：成形滤波器，因为它有如下的优点：1）满足）满足Nyquist第第1准则；准则；2）可可以以消消除除理理想想低低通通滤滤波波器器设设计计上上的的困困难难，有有一一平平滑滑的过渡带；的过渡带；3）通通过过引引入入滚滚降降系系数数改改变变传传输输信信号号的的成成形形波波形形，可可以以减减小小抽抽样样定时脉冲误差所带来的影响，即降低码间干扰。定时脉冲误差所带来的影响，即降低码间干扰。本讲稿第七页，共二十一页1、脉冲成型的理论基础、脉冲成型的理

5、论基础n升余弦滤波器的传递函数为升余弦滤波器的传递函数为：其中，其中，是滚降因子，取值范围是滚降因子，取值范围0到到1。当时，升余弦。当时，升余弦滚降滤波器对应于具有最小带宽的矩形滤波器。滚降滤波器对应于具有最小带宽的矩形滤波器。滤波器的冲激响应滤波器的冲激响应 本讲稿第八页，共二十一页1、脉冲成型的理论基础、脉冲成型的理论基础升余弦滤波器的频域传递函数及时域冲激响应升余弦滤波器的频域传递函数及时域冲激响应 H(w)h(t)本讲稿第九页，共二十一页输入随机序列输入随机序列+1，-1通过通过0.5升余弦滤波器后的脉冲升余弦滤波器后的脉冲成型波形成型波形本讲稿第十页，共二十一页2、VHDL实现脉冲

6、成型实现脉冲成型 n在程序中，我们首先产生升余弦滤波器系数，再将输在程序中，我们首先产生升余弦滤波器系数，再将输入数据滤波输出，即可得到我们期望的滚将系数入数据滤波输出，即可得到我们期望的滚将系数（0.5或或0.8）的升余弦信号成型波形。）的升余弦信号成型波形。n这里重点介绍如何生成各种滚降系数的升余弦滤波器系这里重点介绍如何生成各种滚降系数的升余弦滤波器系数。数。1 1）利用）利用MATLABMATLAB生成升余弦滚降滤波器系数生成升余弦滚降滤波器系数2 2）将升余弦滤波器系数转换为）将升余弦滤波器系数转换为VHDLVHDL数组数组3 3）将信号滤波输出，即得到脉冲成型信号）将信号滤波输出，

7、即得到脉冲成型信号 本讲稿第十一页，共二十一页2、VHDL实现脉冲成型实现脉冲成型1）利用）利用MATLAB生成升余弦滚降滤波器系数生成升余弦滚降滤波器系数n在在MATLAB中，可以利用函数中，可以利用函数rcosine得到升余弦滤波器得到升余弦滤波器系数系数 NUM,DEN=RCOSINE(Fd,Fs,TYPE_FLAG,R,DELAY)n其中，其中，Fd表示数字信号频率；表示数字信号频率；Fs表示滤波器采样频率，且表示滤波器采样频率，且Fs/Fd 必必须是一个正整数。须是一个正整数。TYPE_FLAG 表示设计的滤波器的类型，可以表示设计的滤波器的类型，可以是是iir、sqrt、或者它们的

8、组合、或者它们的组合 iir/sqrt，也可以是常规类型，也可以是常规类型 normal。R 表示滚降系数，取值范围是表示滚降系数，取值范围是0,1.。DELAY表示滤波表示滤波器延迟，必须为一个正整数，器延迟，必须为一个正整数，DELAY/Fd 可以得到以秒为单位的滤可以得到以秒为单位的滤波器延迟。波器延迟。本讲稿第十二页，共二十一页2、VHDL实现脉冲成型实现脉冲成型n我们以产生我们以产生0.8滚降系数的升余弦滤波器为例，滚降系数的升余弦滤波器为例，Fd1；Fs8；TYPE_FLAG 取取“fir”，即可，即可得到得到49个滤波器系数：个滤波器系数：n-0.0000 -0.0012 -0.

9、0036 -0.0064 -0.0085 -0.0088 -0.0068 -0.0032 0.0000 -0.0000 -0.0058 -0.0185 -0.0361 -0.0530 -0.0600 -0.0460 0.0000 0.0852 0.2108 0.3696 0.5465 0.7202 0.8671 0.9654 1.0000 0.9654 0.8671 0.7202 0.5465 0.3696 0.2108 0.0852 0.0000 -0.0460 -0.0600 -0.0530 -0.0361 -0.0185 -0.0058 -0.0000 0.0000 -0.0032 -0

10、.0068 -0.0088 -0.0085 -0.0064 -0.0036 -0.0012 -0.0000 本讲稿第十三页，共二十一页2、VHDL实现脉冲成型实现脉冲成型2 2）将升余弦滤波器系数转换为）将升余弦滤波器系数转换为VHDLVHDL数组数组n假定假定VHDL中的滤波器系数数组大小为中的滤波器系数数组大小为33.n我们可取滤波器对应的单位冲激响应正负两个第我们可取滤波器对应的单位冲激响应正负两个第二零点之间的二零点之间的33个样本（个样本（941，包括左右两个，包括左右两个0），），然后进行幅值放大（如这里调整为原始系数然后进行幅值放大（如这里调整为原始系数*100）并）并取为整数取

11、为整数，最后再转换为二进制数，就得到一个包，最后再转换为二进制数，就得到一个包含含33个个10bit的向量的数组，由此来近似的向量的数组，由此来近似FIR形式形式的升余弦滚降滤波器。的升余弦滚降滤波器。n注意，这里将滤波器系数用二进制的补码表示。注意，这里将滤波器系数用二进制的补码表示。本讲稿第十四页，共二十一页2、VHDL实现脉冲成型实现脉冲成型3 3）将信号滤波输出，即得到脉冲成型信号）将信号滤波输出，即得到脉冲成型信号 n脉冲成形的过程，其实就是输入数据脉冲成形的过程，其实就是输入数据din和升余和升余弦滚将滤波器的时域响应进行卷积的过程。弦滚将滤波器的时域响应进行卷积的过程。n在程序中

12、，我们对于每一次的输入在程序中，我们对于每一次的输入dindin，在经过，在经过和滤波器系数和滤波器系数filter_coeffilter_coef（长度为（长度为10bit10bit）卷积）卷积后，都会得到一个对应的输出后，都会得到一个对应的输出filter_doutfilter_dout（长（长度为度为10bit10bit）。）。本讲稿第十五页，共二十一页实验内容实验内容（1）脉冲成型基础验证实验；观察不同滚降）脉冲成型基础验证实验；观察不同滚降系数的脉冲成型信号的时域波形及频谱；系数的脉冲成型信号的时域波形及频谱；（2）脉冲成型扩展实验：）脉冲成型扩展实验：基于基于FPGA完成滚完成滚降

13、系数的升余弦滤波器对降系数的升余弦滤波器对BPSK信号进行基信号进行基带调制。带调制。本讲稿第十六页，共二十一页实验内容实验内容1 1 脉冲成型基础实验脉冲成型基础实验 1 1）启动软件无线电实验平台基础实验脉冲）启动软件无线电实验平台基础实验脉冲成型实验成型实验2 2）选择）选择“1 1”进入半正弦脉冲成形仿真实验窗。进入半正弦脉冲成形仿真实验窗。3 3）按照软件无线电实验平台界面的提示进行后续操作，）按照软件无线电实验平台界面的提示进行后续操作，将示波器分别观测实验平台将示波器分别观测实验平台TXITXI和和TXQTXQ端口，通过示波端口，通过示波器观察输出波形和频谱。器观察输出波形和频谱

14、。4 4）根据示波器上产生波形的频谱图，观察并记录该发送）根据示波器上产生波形的频谱图，观察并记录该发送波形的频谱特征波形的频谱特征本讲稿第十七页，共二十一页实验内容实验内容1 1 脉冲成型基础实验脉冲成型基础实验 4 4）根据示波器上产生波形的频谱图，观察）根据示波器上产生波形的频谱图，观察并记录该发送波形的频谱特征并记录该发送波形的频谱特征主瓣过零点带宽主瓣过零点带宽(dB)主瓣与第一旁瓣增益差主瓣与第一旁瓣增益差(dB)第一旁瓣带宽第一旁瓣带宽(dB)n 按照以上同样的方法，观察并记录滚降系数为按照以上同样的方法，观察并记录滚降系数为0.50.5、0.80.8的升余弦滚降的升余弦滚降脉冲

15、成型情况脉冲成型情况本讲稿第十八页，共二十一页实验内容实验内容2 2 脉冲成型扩展实验脉冲成型扩展实验 n扩展实验主要完成不同滚降系数的升余弦滤扩展实验主要完成不同滚降系数的升余弦滤波器对波器对BPSK信号进行基带调制。信号进行基带调制。A、从系统平台界面程序进入、从系统平台界面程序进入扩展实验扩展实验FPGA扩展实验扩展实验基带信号调制实验；基带信号调制实验；B、在、在ISE中打开中打开FPGA_modulate工程，在工程，在modula_main.vhd中，中，确定确定Constant modulation_sel：std_logic_vector(3 downto 0)：=“0100”

16、;C、编译编译pulse_shaping工程，原程序中包含基于滚降系数工程，原程序中包含基于滚降系数0.8的的脉冲成型，完成后将脉冲成型，完成后将bit文件下载到文件下载到FPGA中中。本讲稿第十九页，共二十一页实验内容实验内容2 2 脉冲成型扩展实验脉冲成型扩展实验 D、在、在ARM界面中输入要被调制的数据，然后按界面中输入要被调制的数据，然后按“确认确认”键，在键，在示波器上观察输出时域波形及其频谱。示波器上观察输出时域波形及其频谱。E、打开、打开pulse_shaping_filter.vhd文件，基于文件，基于VHDL补充完成滚降系数补充完成滚降系数0.25的升余弦滤波器，实现的升余弦滤波器，实现BPSK信号的基带调制；信号的基带调制；F、再次编译、再次编译pulse_shaping工程，完成后将工程，完成后将bit文件下载到文件下载到FPGA中。中。G、再次在、再次在ARM界面中输入要被调制的数据，然后按界面中输入要被调制的数据，然后按“确认确认”键，键，在示波器上观察输出时域波形及其频谱。在示波器上观察输出时域波形及其频谱。本讲稿第二十页，共二十一页思考题思考题n不同滚降系数的升余弦滤波器对系统的不同滚降系数的升余弦滤波器对系统的影响。影响。本讲稿第二十一页，共二十一页