存储器原理优秀PPT.ppt

《存储器原理优秀PPT.ppt》由会员分享，可在线阅读，更多相关《存储器原理优秀PPT.ppt（50页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、存储器原理存储器原理存储器原理存储器原理第1页，本讲稿共50页Copyright 2007.9Copyright 微型计算机系统概念结构简图微型计算机系统概念结构简图微型计算机系统概念结构简图微型计算机系统概念结构简图本章讲述内容2、35 56 6、8 8第2页，本讲稿共50页Copyright 2007.9Copyright 主要内容主要内容5.1 存储器分类 5.2 多层存储结构概念 5.3 主存储器及存储控制 5.4 8086系统的存储器组织系统的存储器组织5.5 现代内存芯片技术 第3页，本讲稿共50页Copyright 2007.9Copyright 5.1 存储器分类存储器分类 按

2、构成存储器的器件和存储介质分类按构成存储器的器件和存储介质分类按存取方式分类按存取方式分类 按在计算机中的作用分类按在计算机中的作用分类 第4页，本讲稿共50页Copyright 2007.9Copyright 按构成存储器的器件和存储介按构成存储器的器件和存储介质分类质分类半导体存储器半导体存储器磁盘和磁带等磁表面存储器磁盘和磁带等磁表面存储器光电存储器等光电存储器等 从原理上讲，只要具有两个明显稳定的物理状态的器件和介质从原理上讲，只要具有两个明显稳定的物理状态的器件和介质都能用来存储二进制信息。技术上的要求都能用来存储二进制信息。技术上的要求:便于和电信号转便于和电信号转换、便于读写、速

3、度高、可靠性高等等。换、便于读写、速度高、可靠性高等等。第5页，本讲稿共50页Copyright 2007.9Copyright 按存取方式分类按存取方式分类随机存储器随机存储器RAM(Random Access Memory)随机存储器是指计算机可以随机地、个别地对各个存储单元进行访问，并进行读写，访问所需的时间基本固定，而与存储单元的地址无关通常讲的随机存储器又叫读写存储器，在所有计算机系统中的主存储器主要采用的是利用半导体技术实现的随机存储器。只读存储器只读存储器ROM（Read-Only Memory）串行访问存储器串行访问存储器(Serial Access Storage)第6页，本

4、讲稿共50页Copyright 2007.9Copyright 按存取方式分类按存取方式分类只读存储器只读存储器ROM（Read-Only Memory）对其内容只能读不能写入的存储器，它的内容是一般是一次性预先写入后不再随着计算机程序的运行而频繁更改。ROM通常用来存放固定不变的程序、汉字字型库、字符及图形符号等，由于它和读写存储器分享主存储器的同一个地址空间，故仍属于主存储器的一部分。只读存储器还经常用作微程序控制存储器。当电源去掉后，它的信息是不丢失的。PROM(Programmable ROM)：一次性地写入程序和数据，同时一经写入，就无法更改；EPROM(Erasable Progr

5、ammable ROM)允许用户根据需要多次写入或擦去ROM的内容；电可擦除只读存储器EEPROM(Electrically Erasable Programmable ROM)可用电信号进行清除和改写的存储器，与EPROM相比，不需要采用紫外线擦除。第7页，本讲稿共50页Copyright 2007.9Copyright 按存取方式分类按存取方式分类串行访问存储器串行访问存储器(Serial Access Storage)串行访问指对存储器的信息进行读写时，需要顺序地访问，访问指定信息所花费的时间和信息所在地的地址或位置有关。串行存储器又可分为顺序存取存储器和直接存取存储器：顺序存取存储器是

6、完全的串行访问存储器，如磁带等，它的信息是以顺序的方式从存储介质的始端开始写入或读出；直接存取存储器是部分串行访问存储器，它介于顺序存取和随机存取之间。磁盘存储器。一般地用于外存。对一个具体器件来说，读取方式并不是唯一的，如串行访问的方式并不仅只限于外存储器，在一些特殊用途中，半导体存储器也设计成具有串行特点的结构，如在计算机高级的显示存储器中，就设计了双功能的存储器，即包括能对存储器随机读写的功能和串行读出的功能。第8页，本讲稿共50页Copyright 2007.9Copyright 按在计算机中的作用分类按在计算机中的作用分类 可分为主存储器可分为主存储器(内存内存)、辅助存储器、辅助存

7、储器(外外存存)、高速缓冲存储器等。、高速缓冲存储器等。主存储器用来存放活动的程序和数据，其速度高、容量较少、每位价格高。辅存储器主要用于存放当前不活跃的程序和数据，其速度慢、容量大、每位价格低。缓冲存储器主要用于在两个不同工作速度的部件之间起缓冲作用第9页，本讲稿共50页Copyright 2007.9Copyright 第10页，本讲稿共50页Copyright 2007.9Copyright 5.2 多层存储结构概念第11页，本讲稿共50页Copyright 2007.9Copyright 5.2 多层存储结构概念Cache主存层次主存层次 解决CPU与主存速度上的差距Cache主存间的

8、地址映象和调度与下面介绍的主辅存层次所采用的技术相仿，所不同的是因其速度要求高，所有程序和数据的调度是完全由硬件来实现从CPU的角度看，Cache主存层次的速度接近于Cache，但容量是主存的容量，而每位价格则接近于主存，因此解决了速度与成本之间的矛盾第12页，本讲稿共50页Copyright 2007.9Copyright 5.2 多层存储结构概念主存主存辅存层次辅存层次 解决的是存储器的大容量要求和低成本之间的矛盾。虚拟存储系统：在这个系统中，程序员可以用机器指令地址码对整个程序统一编址，就像程序员具有整个地址码宽度的全部虚存空间一样，该个空间可以比主存实际空间大得多，以便存储整个用户程序

9、，这种指令地址码称为虚拟地址、逻辑地址或程序地址等，其对应的存储容量称为虚存容量或程序空间，而把实际主存的地址称为物理地址、实(存)地址，其对应的存储容量称为主存容量、实存容量或实(主)存空间。当用虚拟地址访问主存时，机器自动地把它经辅助软件、硬件变换成主存实地址，然后察看这个地址所对应的单元内容是否已经装入主存，如果已在主存中，就进行访问，否则就经辅助的硬件、软件把它所在的那块程序或数据由辅存调入主存，而后进行访问，这些操作对程序员来说是透明的，就是说不用程序员来安排，而是由计算机自动实现。第13页，本讲稿共50页Copyright 2007.9Copyright 5.3 主存储器及存储控制

10、主存储器及存储控制主存储器主存储器主存储器的主要技术指标 主存储器的基本操作 主存储器的基本组成主存储器的基本组成 存储体 外围电路 地址译码方式 第14页，本讲稿共50页Copyright 2007.9Copyright 主存储器主存储器主存储器的主要技术指标主存储器的主要技术指标主存容量存储器存取时间存储器存取时间(Memory Access Time)又称存储器访问时间，是指从启动一次存储器操作到完成该操作所需要的时间，例如，从一次读操作命令发出到该操作完成，将数据读入数据缓冲寄存器为止所经历的时间，即为存储器存取时间。存储周期时间存储周期(Memory cycle Time)指连续启动

11、两次独立的存储操作(例如连续两次读操作)所需间隔的最小时间，通常，存储周期略大于存取时间，其差别与主存储器的物理实现细节有关。可靠性 用平均故障间隔时间来衡量（MTBF,Mean Time Between Failures），显然，MTBF越长，可靠性越高，对于某些可靠性要求高的计算机系统（如银行系统的服务器等），除了选择MTBF好的芯片外，还可以采用纠错编码技术来延长MTBF以提高存储器的可靠性。第15页，本讲稿共50页Copyright 2007.9Copyright 主存储器主存储器主存储器的基本操作主存储器的基本操作第16页，本讲稿共50页Copyright 2007.9Copyrig

12、ht 主存储器主存储器主存储器的基本组成主存储器的基本组成 半导体存储器从使用功能上可分为随机存取存储器RAM和只读存储器ROM，主存储器一般由RAM组成。RAM的基本存储电路和结构第17页，本讲稿共50页Copyright 2007.9Copyright 主存储器主存储器存储体存储体 存储器是由大量的基本存储电路组成，这些存储电存储器是由大量的基本存储电路组成，这些存储电路有规则地组合起来就成为存储体，在较大容量路有规则地组合起来就成为存储体，在较大容量的存储器中，往往把各个字的同一位组织在一个的存储器中，往往把各个字的同一位组织在一个片中，这样的存储芯片称为多字一位片，如片中，这样的存储芯

13、片称为多字一位片，如256Kl位、位、512K1位等；现在多采用把各个字的位等；现在多采用把各个字的几位组织在一个片中，称多字多位片，如几位组织在一个片中，称多字多位片，如256K4位、位、2K8位等。位等。第18页，本讲稿共50页Copyright 2007.9Copyright 第19页，本讲稿共50页Copyright 2007.9Copyright 主存储器主存储器外围电路 地址译码器 用以对n条地址线译码，以选择2n个存储单元中的一个。IO电路 处于数据总线和被选用的单元之间，用以控制被选中的单元读出或写入，具有放大信息的作用。片选控制端(Chip Select)由于每一片芯片的存储

14、容量总是有限的，所以，一个存储体往往由一定数量的片子组成，在地址选择时，首先要选片，用地址译码器输出和一些控制信号(如8086的MIO)形成选片信号，只有当某一片的输入信号有效，该片所连的地址线才有效，这样才能对这一片上的存储单元进行读或写的操作。集电极开路或三态输出缓冲器 在实际系统中，常需将几片RAM的数据线并联使用，或与双向的数据总线相接，因而需要用到集电极开路或三态输出缓冲器。另外，在动态MOS型RAM中，还有预充、刷新等方面的控制电路等。第20页，本讲稿共50页Copyright 2007.9Copyright 主存储器主存储器地址译码方式地址译码方式 单译码结构双译码（复合译码）结

15、构第21页，本讲稿共50页Copyright 2007.9Copyright 地址译码地址译码单译码结构n根地址线为一组，生成2n片选信号每个片选信号选择一个存储单元。第22页，本讲稿共50页Copyright 2007.9Copyright 双译码（复合译码）结构双译码（复合译码）结构双译码（复合译码）结构n根地址线为两组，X方向n1根，Y方向n2根（n1+n2=n)，分别生成2n1和2n2个片选信号。X和Y方向同时被选中的存储单元才被选中。可以减少译码输出的端线数第23页，本讲稿共50页Copyright 2007.9Copyright 第24页，本讲稿共50页Copyright 2007

16、.9Copyright 5.4 8086系统的存储器组织系统的存储器组织8086 CPU的存储器接口的存储器接口 不同模式下CPU与存储器接口 接口设计中的一些问题 CPU提供的信号线 存储器接口举例存储器接口举例 只读存储器(ROM)扩展电路 静态随机读写存储器(RAM)扩展电路 第25页，本讲稿共50页Copyright 2007.9Copyright 8086 CPU的存储器接口的存储器接口不同模式下不同模式下CPU与存储器接口与存储器接口8086最大模式系统中增设了一个总线控制器8288和一个总线仲裁器8289，因而8086 CPU和存储器系统的接口在这两种模式中是不同的。第26页，本

17、讲稿共50页Copyright 2007.9Copyright 8086最小模式系统存储器接口最小模式系统存储器接口寻址存储单元的信号由多路复用的地址数据总线寻址存储单元的信号由多路复用的地址数据总线AD15AD0、地址线、地址线A19A0和总线高位有效信号提供。存储器的控制信号和总线高位有效信号提供。存储器的控制信号ALE、M/IO、DT/R 直接由直接由8086CPU产生。产生。第27页，本讲稿共50页Copyright 2007.9Copyright 8086最大模式的存储器接口最大模式的存储器接口 总线控制器总线控制器8288接收接收8086发送的总线状态信息发送的总线状态信息S1、S

18、2和和S3，将这三位标识总线，将这三位标识总线周期类型的状态信号译码，产生了读写信号、以及控制信号周期类型的状态信号译码，产生了读写信号、以及控制信号ALE、DT/R和和DEN，仅仅BHE和和RD信号仍然由信号仍然由8086CPU提供。提供。第28页，本讲稿共50页Copyright 2007.9Copyright 接口设计中的一些问题接口设计中的一些问题CPU总线的负载能力。总线的负载能力。必要增加缓冲器、驱动器等。CPU的时序和存储器的存取速度之间的配合问题。的时序和存储器的存取速度之间的配合问题。最小总线周期由4个T状态组成，如果存储器速度比较慢，CPU就会根据存储器送来的“未准备好”信

19、号(READY信号无效)，在T3状态后插入等待状态Tw，从而延长了总线周期，直到存储器准备完成。存储器的地址分配和选片问题。存储器的地址分配和选片问题。内存的扩展和因不同用途的划区都涉及到存储器的地址分配和选择，另外，当多片存储芯片组成存储器时，还有一个选片信号的问题。第29页，本讲稿共50页Copyright 2007.9Copyright CPU提供的信号线提供的信号线 D0D15。分成两部分，即低8位数据线D0D7和高8位数据线D8D15。A0A19 M/IORDWRBHE表示CPU是对高8位的数据线的操作 第30页，本讲稿共50页Copyright 2007.9Copyright 存储

20、器接口举例存储器接口举例 只读存储器只读存储器(ROM)扩展电路扩展电路 只读存储器在计算机系统中的功能主要是存储程序、常数和系统参数等，这些信息有一个共同的特点就是在计算机工作过程中保持不变，CPU只能对其所在单元进行读操作而不能进行写操作。ROM的接口：的接口：1总线部分：D0D7，数据线 A0An1，地址线。n是地址线个数。对于2716，n为11，对于27256，n15。2电源部分：VCC，GND，电源和地 VPP，编程电压。在CPU仅对芯片进行读操作时，Vpp一般直接接电源电压。3控制部分：OE：读控制线，当其有效时，数据从EPROM内的某个单元通过数据线传送到CPU。CS：片选线。该

21、信号一般为低电平有效。有效时表示本芯片工作。在芯片编程时这根线常作编程控制线。第31页，本讲稿共50页Copyright 2007.9Copyright EPROM管脚分类 第32页，本讲稿共50页Copyright 2007.9Copyright 只读存储器只读存储器(ROM)扩展电路扩展电路例.设计一ROM扩展电路，容量为32K字，地址从00000H开始。首先确定内存的容量及选用的EPROM型号 32K32K字的容量实际就是字的容量实际就是64K64K字字节，如果我们选用节，如果我们选用2725627256，因为它是因为它是32K32K字节的容量，字节的容量，所以要用所以要用64K/32K

22、=264K/32K=2片片。第33页，本讲稿共50页Copyright 2007.9Copyright 只读存储器只读存储器(ROM)扩展电路扩展电路然后计算出它的地址范围及信号的产生 A19 A18 A17 A16A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0最小地址序号最小地址序号0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0最大地址序号最大地址序号0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1第34页，本讲稿共50页Copyright 2007.9Copyright

23、第35页，本讲稿共50页Copyright 2007.9Copyright 静态随机读写存储器静态随机读写存储器(RAM)扩展电扩展电路路 目前静态目前静态RAM常用的芯片也有一个系列，型号为常用的芯片也有一个系列，型号为6116、6264、62256等。同等。同27系列的系列的EPROM一样，型号和容量有直接的关系，即一样，型号和容量有直接的关系，即“61”或或“62”后面的数后面的数字除以字除以8就是容量，单位是就是容量，单位是K字节。比如字节。比如6116的容量是的容量是16/82K字节，字节，6264的的容量是容量是64/88K字节。字节。RAM芯片的信号线芯片的信号线 第36页，本讲

24、稿共50页Copyright 2007.9Copyright 例例例例.设计一设计一设计一设计一RAMRAM扩展电路，容量为扩展电路，容量为扩展电路，容量为扩展电路，容量为32K32K字，地址从字，地址从字，地址从字，地址从10000H10000H开始。芯开始。芯开始。芯开始。芯片采用片采用片采用片采用6225662256。图。图。图。图5.145.14所示为所示为所示为所示为6225662256的管脚图。的管脚图。的管脚图。的管脚图。n n(1)(1)计算出所需的芯片数计算出所需的芯片数n n(2)(2)控制线，数据线，地址线的连接控制线，数据线，地址线的连接64K/32K=264K/32K

25、=2片。其中一片为偶片存储，接片。其中一片为偶片存储，接CPUCPU数据数据线的线的D0D7D0D7，另一片为奇片，接，另一片为奇片，接CPUCPU数据线的数据线的D8D15D8D15。确定地址范围：确定地址范围：对于地址从对于地址从10000H10000H开始的开始的64K64K字节容量的存储器，其地址字节容量的存储器，其地址从从1000010000到到1FFFFH1FFFFH。BHEBHE和和A0A0实现对不同字节和字的访问实现对不同字节和字的访问第37页，本讲稿共50页Copyright 2007.9Copyright 第38页，本讲稿共50页Copyright 2007.9Copyri

26、ght 38译码器译码器74LS138 第39页，本讲稿共50页Copyright 2007.9Copyright 第40页，本讲稿共50页Copyright 2007.9Copyright 5.5 几种新型几种新型RAM技术及芯片类型技术及芯片类型ECC RAM(Error Checking and Correcting RAM)EDO RAM和突发模式RAM同步RAM(Synchronous RAM，简称SDRAM)高速缓冲存储器RAM(Cached DRAM，简称CDRAM)RAMBUS内存DDR SDRAM(Dual Data RAM SDRAM)Virtual Channel Mem

27、ory(VCM)SLDRAMSynchronous Link DRAM)第41页，本讲稿共50页Copyright 2007.9Copyright 1).ECC RAM(Error Checking and Correcting RAM)广泛应用于各领域的计算机指令中。广泛应用于各领域的计算机指令中。ECC和奇偶校验和奇偶校验(Parity)类似。类似。ECC可以纠正绝大可以纠正绝大多数多数Parity检测到的错误。检测到的错误。ECC内存使用额外的比特内存使用额外的比特(bit)存储一个用数据加密存储一个用数据加密的代码。当数据被写入内存，相应的的代码。当数据被写入内存，相应的ECC代码与此

28、代码与此同时也被保存下来。当重新读取刚才存储的数据同时也被保存下来。当重新读取刚才存储的数据时，保存下来的时，保存下来的ECC代码就会和读数据时产生的代码就会和读数据时产生的ECC代码做比较。代码做比较。第42页，本讲稿共50页Copyright 2007.9Copyright 2).EDO RAM和突发模式RAM(Extended Data Out)假定下一个要访问的单元地址假定下一个要访问的单元地址和当前被访问的地址是连续的和当前被访问的地址是连续的(一般都是如此一般都是如此)。所。所以在当前的读写周期中就启动下一个读写周期，以在当前的读写周期中就启动下一个读写周期，从而使读写速度提高约从

29、而使读写速度提高约30。在普通在普通DRAM外部增加外部增加EDO逻辑电路，因此在成本逻辑电路，因此在成本上不会有什么提高。上不会有什么提高。1996年，目前年，目前EDO DRAM也己淘汰。也己淘汰。突发模式突发模式RAM是在是在EDO的基础上，假定的基础上，假定CPU要访要访问的问的4个数据的地址是连续的，同时启动对个数据的地址是连续的，同时启动对4个单元的个单元的操作，从而大大提高操作，从而大大提高RAM的读写速度。的读写速度。第43页，本讲稿共50页Copyright 2007.9Copyright 3).同步同步RAM同步同步RAM技术是将技术是将CPU和和RAM通过一个通过一个相同

30、的时钟锁在一起，使得相同的时钟锁在一起，使得RAM和和CPU能够共享一个时钟周期，它们以相同的能够共享一个时钟周期，它们以相同的速度同步工作，这就更快地提高了速度同步工作，这就更快地提高了RAM的速度。的速度。第44页，本讲稿共50页Copyright 2007.9Copyright 4).高速缓冲存储器RAM CDRAM技术是把高速的技术是把高速的SRAM存储单存储单元，集成在元，集成在DRAM芯片内部，作为芯片内部，作为DRAM的内部高速缓存。的内部高速缓存。在高速缓存和在高速缓存和DRAM存储单元之间通过存储单元之间通过内部总线相连。内部总线相连。CDRAM比普通的比普通的DRAM再外加

31、设置高再外加设置高速缓存的价格低，主要是用在没有二级速缓存的价格低，主要是用在没有二级高速缓存的低档便携机上。高速缓存的低档便携机上。第45页，本讲稿共50页Copyright 2007.9Copyright 5).RAMBUS内存通过减少每时钟周期可通过的数据来减少复杂性，通过减少每时钟周期可通过的数据来减少复杂性，再通过提高工作频率来弥补它的不足。再通过提高工作频率来弥补它的不足。RAMBUS使用使用400MHz的的16位总线，一个时钟周位总线，一个时钟周期内可以在上升沿和下降沿同时传输数据，实际期内可以在上升沿和下降沿同时传输数据，实际速度为速度为400MHz2800MHz，理论带宽为，

32、理论带宽为(16bit2传输沿传输沿400M周期周期/秒秒)8位字节位字节16GB秒，相当于普通秒，相当于普通PC100 SDRAM内存带宽的两倍。内存带宽的两倍。RAMBUS也可以储存也可以储存9位字节，额外的一位是属于位字节，额外的一位是属于保留位，可能以后会作为保留位，可能以后会作为ECC校验。校验。第46页，本讲稿共50页Copyright 2007.9Copyright 6).DDR SDRAM(Dual Data RAM SDRSM)DDR内存从型号上看分为两种，一种叫做内存从型号上看分为两种，一种叫做PC1600，每秒钟可传，每秒钟可传输输16GB的数据，正好是目前的数据，正好是

33、目前100兆赫兆赫SDRAM内存的两倍；内存的两倍；另一种叫做另一种叫做PC2600，峰值数据传输率可达每秒，峰值数据传输率可达每秒2.6GB;PC3200(200MHz);DDRII 与价格昂贵的与价格昂贵的BAMBUS相比，相比，DDR有如下几个优势：一有如下几个优势：一是由于它是在是由于它是在SDRAM内存技术的基础上开发的，因此不仅内存技术的基础上开发的，因此不仅与目前的个人电脑体系架构有着很好的兼容性，而且开发与目前的个人电脑体系架构有着很好的兼容性，而且开发生产成本低廉。生产成本低廉。二是二是DDR较少存在许可协议的问题。较少存在许可协议的问题。DDR内存的规格是免内存的规格是免费

34、提供的。费提供的。三是各大厂商的支持。三是各大厂商的支持。第47页，本讲稿共50页Copyright 2007.9Copyright 7).Virtual Channel MemoryVCM-又称之为又称之为“虚拟通道存储器虚拟通道存储器”，VCM标准是由标准是由NEC公司开发的一种公司开发的一种“缓缓冲式冲式DRAM”，该技术在大容量，该技术在大容量SDRAM中曾被部分采用，集成了所谓的中曾被部分采用，集成了所谓的“通道通道缓冲缓冲”，由高速寄存器进行配置和控制。，由高速寄存器进行配置和控制。第48页，本讲稿共50页Copyright 2007.9Copyright 其它存储技术其它存储技术

35、 除了上述几款新型态内存外，还有除了上述几款新型态内存外，还有Direct RAMBUS DRAM(DRDRAM)又称又称为为“接口动态随机存储器接口动态随机存储器”、FCRAM(Fast Cycle RAM)又称为又称为“快速快速循环动态存储器循环动态存储器”、SLDRAM(synchronous Link DRAM)又又称为称为“同步链动态随机存储器同步链动态随机存储器”等几种等几种新型的新型的RAM技术及芯片类型，都有各自技术及芯片类型，都有各自的特点和用途。的特点和用途。第49页，本讲稿共50页Copyright 2007.9Copyright 作业作业P147:8，9第50页，本讲稿共50页