电子技术综合设计报告-数字钟(范文).doc
《电子技术综合设计报告-数字钟(范文).doc》由会员分享,可在线阅读,更多相关《电子技术综合设计报告-数字钟(范文).doc(20页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、中国矿业大学徐海学院电子技术综合设计姓 名: 牛乐 学 号: 专 业: 电气工程及其自动化 题 目: 多功能数字钟 专 题: 电子技术综合设计 设计地点: 电工电子实验室 设计日期: 2011年9月14日至10月1日 成 绩: 指导教师: 年 月电子技术综合设计任务书学生姓名 牛乐 专业年级 电气09 学号 设计日期:2011年9月14 日 至2011年10月 1 日设计题目:多功能数字钟设计要求:1. 主要内容:用CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路;用CC4511七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路(数码管需加限流电阻
2、);用脉冲开关设计校准功能;用555构成多谐振荡器,实现(F=1HZ)秒脉冲信号发生器;2. 整体电路原理图60秒(60分)及24小时-计数、译码、显示3. EWB仿真图60秒(60分)及24小时-计数、译码、显示4. 设计原理图用PROTELL99设计原理图并打印。5. 设计PCB版图用PROTELL99设计PCB板并打印。6.功能扩展要求设计:整点报时功能 12小时归1计数电路指导教师签字:摘要数字钟是由计数电路、译码电路、显示电路、校准电路、信号发生脉冲电路等几部分组成。首先,针对本次设计任务,采用采用不预置初值的计数器CC4518,构成60进制或24进制计数电路,然后进行级联组成秒、分
3、、小时计数。采用BCD7 段锁存译码驱动器CC4511组成译码电路。采用七段共阴极数码管构成显示电路,根据RS 基本触发器及单刀双掷开关来组成校准电路, 每搬动一次开关产生一个计数脉冲, 实现校时功能。利用CD4060和32768的晶振构成32768hz的信号发生器,然后经过CD4060的14级分频分出2Hz,再经过CD4040的2分频分出1Hz秒脉冲,构成信号发生脉冲电路。其次,按照系统方案,运用EWB软件完成数字钟主体电路的仿真设计,用protel99软件绘制原理图,检查无误后生成PCB版,完成整个电路的设计工作。再次,进行系统电路的焊接。按照设计的原理图,先焊接主板,再焊接扩展板,然后将
4、主板与扩展板连接。最后调试焊接完的电路板,通过不断调试,实现本次数字钟设计要求的全部功能。关键词: 数字钟,振荡,计数,校正,报时目录1数字钟的基本组成及工作原理11.1数字钟的构成11.2数字钟的工作原理12数字钟的设计与制作12.1系统方案选择与论证12.1.1方案设计12.1.2方案论证12.2设计步骤与方法22.2.1方案流程图22.2.2 NE555脉冲电路产生22.2.3计数器电路32.2.3译码和显示电路52.2.4校时电路73数字钟的扩展功能83.1定点报时83.2 12归184焊接与调试94.1 介绍系统硬件安装、调试中遇到的问题9在六十进制时,按图接线后发现,显示器上的数字
5、总是100进制的,而不是六十进制。4.2 记录问题现象、分析存在原因9芯片引脚可能插错或者接错了。94.3 说明排除方法和效果9重新检测后发现无论是线路的连通还是芯片的接触都没有问题。最后,在重新连线发现是线路接错引脚造成的,改过之后,显示就正常了。95总结及体会96 致谢97参考文献108附录118.1 系统整体仿真图118.2 数字钟电路Protel设计图128.3 印刷电路板的元件分布图138.4 印刷电路板布线图148.5基本电路元件清单158.6扩展电路元件清单151数字钟的基本组成及工作原理1.1数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。它由振荡器、分配
6、器、计数器、译码器和显示器电路组成。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。1.2数字钟的工作原理振荡器产生的时钟信号经过分频器形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮的循环计数。通过校时电路可以对分和时进行校时,且计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次。2数字钟的设计与
7、制作2.1系统方案选择与论证2.1.1方案设计通过查找资料并展开讨论,共讨论出两个不同的设计方案,表面上看,似乎两个方案都符合要求,但经过反复深究,并将两个方案加以比较,最终确定一个既符合本设计要求又具有比较强的可行性的方案作为此次设计的对象。方案一:用CC4518计数器构成计数电路,用CC4511译码构成译码电路,用LG5011AH共阴数码管构成显示电路,用555构成多谐振荡器构成秒脉冲信号发生器,用发光二极管作输出显示。方案二:首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲,由74LS161采用清零法分别组成六十进制的秒计数器、
8、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲,把秒计数器地进位输出作为分计数器的CP脉冲,分计数器的进位输出作为时计数器的CP脉冲,时计数器的进位输出作为周计数器的CP脉冲。使用74LS48为驱动器, BS201A数码管作为显示器。2.1.2方案论证两种方案都很正确,综合本次的设计要求,为熟练掌握555定时器,本次设计选用方案一。2.2设计步骤与方法2.2.1方案流程图图1方案流程图2.2.2 NE555脉冲电路产生1)555管脚图 图2 555芯片管脚图2)555芯片引出端功能说明
9、表1 引出端功能符号说明符号功能符号功能低触发端阀值端输出放电端复位控制电压3)555构成多谐振荡器电路图(f=1HZ)图3 多谐振荡器电路 图4 多谐振荡器波形4)相关参数计算 2.2.3计数器电路用CC4518构成60、24进制计数电路。1) CC4518芯片功能介绍CC4518为双BCD加计数器,该器件由两个相同的同步4级计数器组成。计数器为D触发器。具有内部可交换CP和EN线,用于在始终上升沿或下降沿加计数。在单个单元运算中,EN输入保持高电平,且在CP上升沿进位。CR为高电平时,计数清零。计数器在脉动模式可级联,通过将Q3连接至下一计数器的EN输入端实现级联。同时后者的CP输入保持低
10、电平。2) CC4518芯片管脚图图5 CC4518管脚图3)CC4518芯片功能表表2 CC4518功能表CL (CP0)EN (CP1)R功 能10加计数00加计数0不 变0不 变00不 变10不 变1Q3Q0=04)60进制计数电路图6 60进制计数电路工作原理:根据CC4518的芯片功能,当CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲,利用Q3的下降沿,接EN端。每当个位计满9后就使高片计1从而完成计数。要完成60进制,只需十位计数到0110,即Q1、Q2接与门再对十位进行清零即可。5)24进制计数电路图7 24进制计数电路工作原理:24进制计数电路工作原理与60进制计
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 综合 设计 报告 数字 范文
限制150内