第3章存储器及接口技术优秀PPT.ppt

《第3章存储器及接口技术优秀PPT.ppt》由会员分享，可在线阅读，更多相关《第3章存储器及接口技术优秀PPT.ppt（66页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第3章存储器及接口技术现在学习的是第1页，共66页大容量附助存储器附助存储器主存储器外部Cache内部CacheCPU寄存器速度快容量小速度慢容量大图3-1 微机存储系统的层次结构现在学习的是第2页，共66页3.1 半导体存储器概述n3.1.1 半导体存储器的分类1按制造工艺分类半导体存储器可分为双极型和MOS型两类：（1）双极型。由TTL晶体管逻辑电路构成。该类存储器工作速度快，与CPU处在同一量级，但集成度低、功耗大、价格偏高，在微机系统中常用作高速缓存器。（2）金属氧化物半导体型。简称MOS型。该类型器件有多种制造工艺，如NMOS（N沟道MOS）、HMOS（高密度MOS）、CMOS（互补

2、型MOS）、CHMOS（高速CMOS）等。现在学习的是第3页，共66页n2按使用属性分类半导体存储器分为RAM和ROM两类，如图3-2所示。静态RAM动态RAM随机存取存储器（RAM）只读存储器（ROM）掩膜式ROM可编程ROM（PROM）可擦除PROM（EPROM）电可擦除PROM（E2PROM）闪速存储器FLASH（MEMORY）半导体存储器图3-2 半导体存储器的分类 现在学习的是第4页，共66页3.1.2 半导体存储芯片的一般结构n图3-3所示为存储器组成示意图。它由存储体、地址寄存器、地址译码驱动电路、读/写电路、数据寄存器和控制逻辑等组成。地址寄存地址译码存储体读写电路地址寄存控制

3、电路ABDBOE WE CS图3-3 半导体存储芯片的一般结构现在学习的是第5页，共66页3.1.3 半导体存储器的主要技术指标（1）存储容量。该项指标对于厂商，多用总的位容量来进行描述，如某芯片为256M位；对于用户，一般用“存储单元数每个单元的存储位数”来进行描述，如8K指的是8K8位。（2）存取速度。该项指标一般可用以下两参数中的一个来进行描述：1）存取时间，即TA，它是指从CPU给出有效的存储地址启动一次存储器读/写操作，到操作完成所经历的时间。2）存取周期，即TAC，是指连续两次存储器读/写操作之间所需的最小时间间隔。现在学习的是第6页，共66页3.1.4 PC机主存储器性能介绍n1

4、FPM DRAM（快速页面模式动态随机内存）其读取速度为6080ns，单列直插内存模块内存条，印制板单面出线，有30线和72线两种，386和486主板上为30线，486和586主板上为72线。n2EDO DRAM（扩展数据输出动态随机内存）它的读取速度比FPM DRAM快10%20%左右，约为50ns60ns，72线，SIMM封装，应用于586主板。现在学习的是第7页，共66页n3SDRAM（同步突发内存）SDRAM采用了多体存储器结构和突发模式，为双存储体结构，也就是有两个储存阵列，一个被CPU读取数据时，另一个已经做好被读取的准备，两者相互自动切换，使得存取效率成倍提高，并且将内存与CPU

5、以相同时钟频率控制，使内存与CPU外频同步，取消等待时间，其传输速率比EDO DRAM快了许多，速度可达6ns。n4SDRAM DDR（双倍数据速率）SDRAM，即我们常说的DDR内存。SDRAM内存只在时钟周期的升沿传输指令、地址和数据，而DDR SDRAM内存的数据线有特殊的电路，可以让它在时钟的上下沿都传输数据。现在学习的是第8页，共66页n5DRDRAMnDRDRAM是由RAMBUS 公司和INTEL公司合作开发的一种新型内存，常称为RAMBUS内存。它采用184线接口，电压为2.5V。与芯片组之间的接口宽度为16位，如果带ECC校验，其接口宽度为18位。DRDRAM的接口工作频率为4

6、00MHZ，由于它能在时钟信号的上升沿和下降沿各传输一次数据，因此数据传输的频率实际上为800MHZ，其峰值传输速率可以达到1.6Gb/s。这种内存也是双列直插膜组，但与SDRAM和DDR SDRAM内存条不兼容。这种内存性能高，价格贵，一般用于高档机。性能价格比不如DDR内存。现在学习的是第9页，共66页3.2 半导体存储器与 CPU的接口n这一节，我们将介绍半导体存储器与CPU的接口，介绍存储芯片与具有不同数据位的CPU的连接和配合。我们选取的例子涉及到8位、16位、32位、64位CPU与存储器的接口，使读者对CPU与存储器接口有一个整体的概念。现在学习的是第10页，共66页3.2.1 存

7、储芯片信号线的处理n1存储芯片数据线的处理 若存储器为字节编址结构，芯片的数据线是8根，芯片的全部数据线应与系统对应的8位数据总线相连。n2存储芯片地址线的连接 存储芯片的地址线通常应全部与系统的低位地址总线相连。寻址时，这部分地址的译码是在存储芯片内完成的。现在学习的是第11页，共66页n3存储芯片片选端的处理 由一个存储芯片或芯片组构成的存储器，需要在“地址方向”上加以扩充，简称为“地址扩充”。在系统存在“地址扩充”的情况下，必须对多个存储芯片或芯片组进行寻址。这一寻址过程，主要通过将系统高位地址线与存储芯片片选端相关联的方法来加以实现。现在学习的是第12页，共66页3.2.2 存储芯片与

8、 CPU的配合n下面我们讨论两个重要的问题：n 1总线驱动能力 CPU的总线驱动能力有限，通常为l到数个TTL门电路，所以在较大的系统中，需要考虑总线驱动，其中：（1）对单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动。（2）对双向传送的数据总线，可以采用三态双向驱动器来加以驱动。三态双向驱动器也称总线收发器或数据收发器。现在学习的是第13页，共66页n2时序配合 时序配合主要是分析存储器的存取速度是否满足CPU总线时序的要求，如果不能满足，就需要考虑更换芯片或在存储器访问的总线周期中插入等待状态TW。所以，在芯片选取时要注意以下几点：（1）存储器的“存取周期”TA

9、C应小于CPU的总线读写周期，并留出一定余量。（2）在存储芯片的读周期中，当芯片选中时，从输出允许有效到数据输出并稳定，需要一定的时间。现在学习的是第14页，共66页3.2.3 8位CPU 8088/80188与存储器接口 n1EPROM与8088/80188接口n图3-4描述了一个8088/80188微处理器与8片2732EPROM（4K8）的连接，图中的译码器的8个输出分别选中一片2732，即总共32K8位的8088/80188物理地址空间。现在学习的是第15页，共66页图3-4 8088 CPU与8片2732 EPROM接口现在学习的是第16页，共66页n2RAM与8088 CPU接口n

10、RAM与CPU接口比EPROM稍容易一些，因为大多数的RAM器件不需要等待状态。RAM理想的存储器段在地址空间的最底部，该段包含中断向量。由于中断向量经常被软件包修改，因此这段存储器必须用RAM。n在图3-5中16个62256（32K8）静态RAM与8088接口，存储单元00000H到7FFFFF单元，容量为512KB。现在学习的是第17页，共66页图3-5 使用了16片62256 SRAM的512KB静态存储系统现在学习的是第18页，共66页3.2.4 8086、80186、80286和80386SX（16位）存储器接口n8086、80186、80286和80386SX（16位）微处理器与8

11、088/80188比较，有以下3个不同之处：数据总线扩为16位宽；8088的引脚换成引脚；有一个新的称为总线高允许（）的控制信号，地址位A0或BLE的使用方式也不同。n除以上3点不同外，8086/80186和80286/80386SX之间存在少许其他差别。80286/80386SX包含24位地址总线，而8086/80186包含20位地址总线。8086/80186包含M/IO 信号，而80286系统和80386SX微处理器包含 MRDC 和MWTC ，而不是RD和WR。现在学习的是第19页，共66页n116位总线控制n由于8086、80186、80286和80386SX的数据总线宽度为16位，所

12、以CPU必须能够将数据写入任何16位或8位存储单元。即16位数据总线必须能够寻址两个独立的8位宽的存储体，以便微处理器可以在半个区域（8位）或整个区域（16位）中写入数据。图3-6描述了存储器的两个存储体，一个低位存储体包含所有地址为偶数的存储单元；另一个高位存储体包含所有地址为奇数的存储单元。现在学习的是第20页，共66页FFFFFFFFFDFFFFBBHEFFFFEFFFFCFFFFA（BLE）000050000300001000040000200000高位存储体（奇存储体）低位存储体（偶存储体）注释：80386SX上的A，被标识为BLE（总线低位允许）图3-6 8086、80186、80

13、286和80386SX微处理器的 高（奇）和低（偶）8位存储体现在学习的是第21页，共66页n8086、80186、80286和80386SX用信号BHE（高位允许）和A0地址位（低位允许）来选择1个或两个存储体进行数据传送。表3-1描述了这两个引脚上的电平和所选择的存储体。存储体的选择以两种方式完成：产生一个独立的写信号来选择对每个存储体的写操作；每个存储体使用独立的译码器。现在学习的是第22页，共66页BHEBLE功能00110101允许两个存储体进行16位数据传送允许高位存储体进行8位数据传送允许低位存储体进行8位数据传送2个存储体都未选中表3-1 使用BHE和BLE（A0）选择存储体现

14、在学习的是第23页，共66页n2独立的存储体译码器n使用独立的存储器译码器为8086、80186、80286和80386SX微处理器译码是一种效率很低的方式，采用这种方式的原因是为了节约能耗，因为只有被选中的1个存储体允许进行数据传送。n图3-7中描述了两个74LS138译码器用于为80386SX（24位地址）译码，以及选择64KRAM存储器件的情况。现在学习的是第24页，共66页图3-7 独立的存储体译码器现在学习的是第25页，共66页n3独立的存储体写选通 图3-8描述了为存储体产生独立的8086写选通信号的方法。这里，74LS32或门组合A0和WR产生低位存储体选择信号（LWR），组合B

15、HE和WR产生高位存储体选择信号（HWR）。80286/80386SX写选通的产生使用信号取代了。若传送一个16位数，则两个存储体被选中；若传送一个8位数，则1个存储体被选中。现在学习的是第26页，共66页图3-8 存储体写选择输入信号HWR和WR现在学习的是第27页，共66页3.2.5 80386DX和80486（32位）与存储器的接口n32位微处理器存储系统与它们的区别在于微处理器有32位数据总线和4个存储体，而不是一个或两个。另一个区别是80386DX和80486均包含32位地址总线，由于它们的地址位数较多，因此通常需要PLD作为译码器而不是集成电路译码器。现在学习的是第28页，共66页

16、n1存储体n图3-9描述了80386DX和80486微处理器的存储体。如果传送一个32位数，则所有4个存储体都被选中；如果传送一个16位数，则2个存储体被选中；如果传送一个8位数，则1个存储体被选中。n与8086/80286/80386SX一样，80386DX和80486对每个存储体需要独立的写选通信号。这些独立的写选通信号是通过使用一个简单的或门，或其他逻辑器件产生的，如图3-10所示。现在学习的是第29页，共66页存储体3FFFFFFFFFFFFFFFBFFFFFFF70000000B0000000700000003D31 D24存储体2FFFFFFFEFFFFFFFAFFFFFFF600

17、00000A0000000600000002D23 D16存储体1FFFFFFFDFFFFFFF9FFFFFFF5000000090000000500000001D15 D8存储体0FFFFFFFCFFFFFFF8FFFFFFF4000000080000000400000000D7 D0图3-9 80386DX和80486微处理器的存储器组织现在学习的是第30页，共66页图3-10 80386DX和80486微处理器的存储体写信号现在学习的是第31页，共66页n232位存储器接口n从前面的讨论中可以看出，80386DX和80486的存储器接口需要产生4个存储体写选通信号并译码32位地址。当32

18、位宽的存储器被译码时，地址位A0和A1为无关项，这两个地址位用在微处器中产生存储体允许信号；而地址总线A2与存储器地址线A0相连。n图3-11描述了80486微处理器的一个256K8存储器系统。该接口使用了8个32K8 SRAM存储器件和两个PAL16L8器件作为译码器。需要两个PAL器件是因为微处理器的地址线数较多。此系统使SRAM存储器位于存储单元地址02000000H0203FFFFH。现在学习的是第32页，共66页图3-11 与80486微处理器接口的一个小型256KB的SRAM存储器系统 现在学习的是第33页，共66页3.2.6 Pentium、Pentium Pro和Pentium

19、 II（64位）存储器接口nPentium、Pentium Pro和Pentium 微处理器（除Pentium的P24T版本外）具有64位数据总线，需要8个译码器（每个存储体1个）或8个独立的写信号。在大多数的系统中，当微处理器与存储器接口时使用独立的写信号。图3-12描述了Pentium的存储器组织及其8个存储体。它与80486几乎是相同的，只是它包含8个存储体而不是4个。现在学习的是第34页，共66页存储体7FFFFFFFFFFFFFFF7FFFFFFEF0000000B0000000700000003D31D24存储体6FFFFFFFEFFFFFFF6FFFFFFED0000000A00

20、00000600000002D23D16存储体5FFFFFFFDFFFFFFF5FFFFFFEE000000090000000500000001D15D8存储体4FFFFFFFCFFFFFFF4FFFFFFEC000000080000000400000000D7D0存储体3FFFFFFFBFFFFFFF3FFFFFFED000000130000000B00000003D31D24存储体2FFFFFFFAFFFFFFF2FFFFFFEA000000120000000A00000002D23D16存储体1FFFFFFF9FFFFFFF1FFFFFFE900000011000000090000000

21、1D15D8存储体0FFFFFFF8FFFFFFF0FFFFFFE8000000100000000800000000D7D0图3-12 Pentium Pentium 微处理器的存储器组织现在学习的是第35页，共66页图3-13 Pentium Pentium 微处理器写选通信号的产生现在学习的是第36页，共66页n图3-14描述了一个小型的PentiumPentium 存储器系统。该系统使用两片PAL16L8译码存储器地址。该系统包含8个27512 EPROM存储器件（64K8）与PentiumPentium 接口，地址范围为FFF80000HFFFFFFFFH。存储器的总容量为512KB字

22、节，每个存储体包含1个存储器。PentiumPentium 可以被配置为36条地址线，可允许最大64GB存储器。现在学习的是第37页，共66页图3-14 与Pentium Pentium 微处理器接口的一个小型512KB的EPROM存储器现在学习的是第38页，共66页3.3 Cache存储器n3.3.1 Cache存储器原理 1原理 使用Cache改善系统性能的依据是程序的局部性原理，即程序的地址访问流有很强的时序相关性，未来的访问模式与最近已发生的访问模式相似。研究结果表明，在任一给定的时间间隔内，对不同的地址区域其访问概率是不同的，有的区域高，有的区域低。而另一种可能则是访问概率随着离当前

23、执行指令的远近而变化，离当前执行指令越近，其概率也越高。现在学习的是第39页，共66页Cache7位标记0页标记1页标记2C-1页0页主存储器标记标记2页1页3页2m-1页页号页内地址主存页号页内地址主存地址Cache地址n位b位n位 图3-15 Cache的基本结构现在学习的是第40页，共66页n2Cache的命中率 如果以h代表对Cache的访问命中率（hit rate），t1表示Cache的周期时间，t2表示主存储器周期时间，以读操作为例，使用“Cache+主存储器”的系统的平均周期为t3，则：t3=ht1+(1-h)t2 其中，(1-h)又称为失效率（未命中率，miss rate）。假

24、设Cache的读取速度是主存的10倍，即t1=0.1t2，当访问命中率为0.99时：t3=0.990.1t2+0.01t2=0.109t2 可见当Cache的命中率很高时，系统的存储器访问速度高于主存而已经接近Cache。当访问命中率h=0.90时：t3=0.900.1t2+0.1t2=0.19t2现在学习的是第41页，共66页3.3.2 Cache存储器组织n1地址映像n为了把信息放到Cache存储器中，必须应用某种函数把主存地址映像到Cache，称作地址映像。在信息按照这种映像关系装入Cache后，执行程序时，应将主存地址变换成Cache地址，这个变换过程叫做地址变换。地址的映像和变换是密

25、切相关的。现在学习的是第42页，共66页n2替换算法n常用的替换算法有两类。n（1）先进先出算法（FIFO）。这种方法比较简单，容易实现，系统开销少。但不一定合理，因为有些内容虽然调入较早，但可能仍需使用。n（2）近期最少使用算法（LRU）。LRU算法是把一组中近期少使用的页替换出去。但这种算法较前一种算法复杂。n（3）随机替换法（RAND）。这种算法不考虑使用情况，在组内随机选择一页来替换。其性能比根据使用情况的替换算法要差些。现在学习的是第43页，共66页3.3.3 多层次Cache存储器n1指令Cache和数据Cachen计算机开始实现Cache时，是将指令和数据存放在同一Cache中的

26、。随着计算机技术的发展和处理速度的加快，存取数据的操作经常会与取指令的操作发生冲突，从而延迟了指令的读取。发展的趋势是将指令Cache和数据Cache分开而成为两个相互独立的Cache。现在学习的是第44页，共66页n2多层次Cache结构n随着超大规模集成电路的发展，新型的微处理器都将Cache集成在片内，片内Cache的读取速度要Cache比片外快得多。Pentium微处理器的片内包含有8KB数据Cache和8KB指令Cache，ache行的长度为32B，采用两路组相联组织。n数据Cache有两个端口，分别与两个ALU交换数据，每个端口传送32位数据，也可组合成64位数据，与浮点部件接口相

27、连，传送浮点数。数据Cache采取“写回”策略，即仅当Cache中的数据要调出且被修改过，才需要写回主存。现在学习的是第45页，共66页n指令Cache只读不写，其控制比数据Cache简单。n在Pentium处理器刚推出时，由于当时的技术限制，片内Cache的容量只有8KB+8KB，因此命中率比大容量Cache低，于是推出了二级Cache方案：片内为第一级Cache（L1）；片外为第二级Cache（L2），容量为256KB或512KB，也是采用两路组相联方案。n后来发展的Pentium MMX处理器内部Cache增大到16KB+16KB；Pentium、Pentium 处理器又发展为片内2级C

28、ache，L1为16KB+16KB，L2为256KB512KB，性能显著增强。这时随着内存速度的提高，主板上一般不再设第3级Cache。现在学习的是第46页，共66页3.4 虚拟存储器简介n虚拟存储器建立在“主存辅存”层次，它能使计算机具有辅存的容量，接近于主存的速度存取，使程序员可以按比主存大得多的空间来编制程序，即按虚拟空间编址。从原理角度看，主存辅存层次和Cache主存层次有很多相似之处。它们采用的地址变换及映像方法和替换策略，从原理上看是相同的。现在学习的是第47页，共66页n在采用磁盘作为辅助存储器后，可以在存储管理部件和操作系统的存储管理软件的支持下，使用户获得一个很大的编程空间，

29、其容量大大超过真实的主存储器。这个在用户界面上看到的存储器，被称为虚拟存储器（Virtual Memory），简称VM。这时用户可以使用较长的地址编程，这种地址是面向程序的需要，而不必考虑程序将来在主存中的实际位置，因而称为逻辑地址，也称为虚地址。CPU可以按虚地址访问的空间甚至可达到整个辅存容量。现在学习的是第48页，共66页n在计算机系统实际运行中，所编程序和数据在操作系统管理下，先送入磁盘，然后操作系统将当前即需运行的部分调入内存，供CPU操作，其余暂不运行的部分留在磁盘中。随程序执行的需要，操作系统自动按一定替换算法进行调度，将当前暂不运行部分调回磁盘，将程序需要的模块由磁盘调入主存。

30、nCPU执行程序时，需将程序提供的虚地址变换为主存的实际地址（实地址、物理地址）。一般是先由存储管理部件判断该地址的内容是否在主存中，若已调入主存，则通过地址变换机制将虚地址转换为实地址，然后访问主存的实际单元。若尚未调入主存，则通过缺页中断程序，以页为单位调入或实现主存内容调换。现在学习的是第49页，共66页3.5 磁盘、光盘存储器n计算机存储系统采用多层次存储器结构，即存储系统由Cache、主存储器（内存）和辅助存储器（外存）构成。其中辅助存储器具有容量大、价格低、断电后能长期保存信息等特点，成为存储系统中不可缺少的一部分。常用的辅助存储器有软磁盘、硬磁盘和光盘等。现在学习的是第50页，共

31、66页3.5.1 软磁盘驱动器n 软磁盘存储器是微机最早使用的一种辅助存储器，由于它具有操作使用简便、价格低、对环境要求不严等特点，成为微型计算机的一种常用辅助存储器。软磁盘存储器由软盘盘片、软盘驱动器和软盘控制器三部分组成。现在学习的是第51页，共66页n1软磁盘原理介绍n软磁盘是一种磁表面存储器，盘片的盘基由聚酯类柔性材料制成，故名软盘。软盘的盘基表面涂有一层可记录信息的磁膜，封装在一个塑料盘套或硬壳内。磁盘套主要用来保护盘片不被外界损伤，通常在盘套的内层附有一层无纺布，既可防尘又可消除盘片在套内旋转时产生的静电，保证数据不致丢失。常用的3.5英寸软盘的外部结构如图3-16所示。n软盘盘片

32、的结构如图3-17所示。盘片上存储的信息是以扇区为单位进行存放的。现在学习的是第52页，共66页图3-16 软盘外部结构 图3-17 软盘盘片 现在学习的是第53页，共66页n2软盘驱动器n软盘驱动器主要由主轴部件、磁头驱动及定位装置、读写装置、控制电路等部分组成，它的功能是根据软盘控制器发出的命令对软盘进行读/写操作。此外软盘驱动器上的多个传感器，可以对磁盘写保护、零磁道、索引孔等磁盘信息进行检测，并将这些软盘的状态信息送回软盘控制器。现在学习的是第54页，共66页n3软盘控制器n软盘控制器是主机与软盘驱动器交换信息的接口，它的主要功能是接受来自主机的指令，并根据指令向软盘驱动器发出各种控制

33、信号，软盘控制器的结构主要包括与主机的接口电路和与软盘驱动器的接口电路。与主机的接口电路包括数据缓冲器、端口地址译码电路、I/O读写控制电路、DMA控制电路等。由于内存与磁盘交换的信息量大，软盘控制器可通过DMA方式与主存进行数据传送，以提高数据传输速度。现在学习的是第55页，共66页3.5.2 硬磁盘存储器n1硬磁盘原理n硬磁盘存储器是微机中常用的辅助存储设备之一，因其盘片由硬制材料（圆形微晶玻璃或陶瓷、金属等）做盘基而得名。硬盘是靠磁盘表面的磁性材料来记录信息的。为获得较大的容量，硬磁盘通常由多个盘片组成一组，每组盘片固定在同一根主轴上，相邻盘片之间留有1020mm的空隙，以便磁头能平行插

34、入。每一个盘面配置一个磁头，负责对该盘面进行读写操作。磁头固定在读写臂上，由定位驱动系统控制带动磁头移动。通常硬盘的每个盘片均为双面盘，一组盘中最上面和最下面两个盘片的顶部和底部盘面不存储信息，它们仅作为保护面使用。现在学习的是第56页，共66页n2硬盘驱动器组成结构n硬盘驱动器HDD（Hard Disk Driver）与硬盘体组装在一起，主要由磁盘片组、磁头及定位驱动机构、读/写控制电路以及空气过滤系统等部分组成，如图3-18所示。图3-18 硬盘驱动器结构现在学习的是第57页，共66页n 由多个盘片构成的盘片组固定在同一根主轴上，在主轴电机的控制下以一定的转速旋转。与每一个盘面相匹配的磁头

35、通过读写臂固定在小车上，在磁头定位系统的控制下，运载磁头的小车按一定的方向运动，带动磁头进入盘片内部，进行寻道的操作。n 硬盘磁头定位驱动机构采用音圈电机驱动和伺服定位方式，该方式与软盘步进电机的驱动方式相比，具有速度快、定位精度高的特点。在硬盘驱动器中，为使磁头快速准确地定位，通常采用闭环定位控制系统。该系统中除控制电机外还包括位置检测机构，一般采用嵌入式伺服技术，由磁头读取当前磁道的位置信息，并将该信息反馈到闭环控制系统中。现在学习的是第58页，共66页n3控制器及接口技术n硬盘控制器又叫硬盘适配器，是连接主机与硬盘驱动器的接口电路，它的功能主要是接受主机的指令对硬盘驱动器发出各种控制信号

36、，完成主机与硬盘之间的信息交换。硬盘控制器与主机接口部分是通过DMA方式与主机交换数据，并根据主机的指令进行寻道、地址检测和读写操作。n硬盘控制器与硬盘驱动器的接口常用的有2种：EIDE接口和SCSI接口，这两种接口的介绍见4.3.3和4.3.4节。现在学习的是第59页，共66页n与EIDE接口相比SCSI接口具有更高的数据传输率。在工作站及服务器中，由于需要很高的传输速率，而且需要的外部设备也较多，所以一般均采用SCSI接口。一些计算机主板上配有内置式SCSI接口，而另一些计算机主板不配有SCSI接口，用户必须购买SCSI接口卡。由于它价格比较贵，因此目前个人微型计算机大多采用EIDE接口标

37、准。现在学习的是第60页，共66页3.5.3 光盘存储器n随着多媒体技术的发展，微机对声像等信号的处理、存储需要大容量的存储器。光盘由于具有存储密度高、存储容量大、成本低、使用安全可靠等优点，而越来越广泛地应用于微机系统中，与磁盘存储器一起成为微机常用的辅助存储器。n1光盘及光盘存储原理n光盘由盘基、存储介质层、反射层、保护层等部分构成。其中盘基的制作材料不但要有良好的物理化学性质，而且要有完好的表面光学状态，通常采用有机玻璃（PMMA）、聚碳酸脂（PC）、无机玻璃等材料制成。现在学习的是第61页，共66页n不同种类的光盘使用不同的存储介质。目前常用的光盘存储器可分为三类：只读式光盘、一次性写

38、入光盘及可擦写光盘。（1）只读光盘。（2）一次性写入光盘。（3）可擦写型光盘。n2光盘存储器接口技术 光盘存储器接口由光盘驱动器及光盘适配器（控制器）组成，其基本数据通路如图3-19所示。现在学习的是第62页，共66页激光器译码编码ECCECC数据输出数据输入数据光检测器光学读写头聚集透镜光盘图3-19 光盘控制器基本数据通路现在学习的是第63页，共66页n（1）盘驱动器。基本结构都有主轴驱动机构、定位机构、光头及控制、驱动电路等组成。其中的重要部件光头安装在一个由线性直流电机驱动的小车上，由定位机构控制电机带动光头在光盘的径向移动，使光头可以在光盘的任意光道上进行读写操作。光头由激光器、光学

39、系统及光电探测器组成，输入数据经编码后送入激光器，经信息调制的激光束由光学系统扩束、整形、分束后，再通过反射镜、聚焦透镜投射到光盘表面，完成数据写入光盘。现在学习的是第64页，共66页n（2）光盘适配器（控制器）。微机常用的光盘适配器是与CD-ROM驱动器连接的控制电路，通常采用标准接口如前面介绍过的IDE接口和SCSI接口，它们也是硬盘驱动器的主要接口。IDE接口是最流行的接口，也称为集成驱动电路。采用IDE接口的CD-ROM驱动器在安装了驱动程序后，就能像使用普通硬盘那样使用CD-ROM，惟一的区别是只能读不能写。SCSI接口实际上是一种总线，允许以5MB/s的速率传输数据。SCSI接口为可以连接7个不同类型外部设备的控制卡，可以将CD-ROM驱动器、打印机、扫描仪等连接到同一条通道上。现在学习的是第65页，共66页现在学习的是第66页，共66页