逻辑门电路 (2)优秀PPT.ppt

《逻辑门电路 (2)优秀PPT.ppt》由会员分享，可在线阅读，更多相关《逻辑门电路 (2)优秀PPT.ppt（66页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、逻辑门电路(2)第一页，本课件共有66页分立元件分立元件 集成逻辑门电路集成逻辑门电路 双极型双极型 MOS采用双极型半导体器件作为元件采用双极型半导体器件作为元件采用双极型半导体器件作为元件采用双极型半导体器件作为元件,速度速度速度速度快、负载能力强，但功耗较大、快、负载能力强，但功耗较大、快、负载能力强，但功耗较大、快、负载能力强，但功耗较大、集成集成集成集成度较低。度较低。度较低。度较低。采用金属采用金属采用金属采用金属-氧化物半导体场效应管作为元氧化物半导体场效应管作为元氧化物半导体场效应管作为元氧化物半导体场效应管作为元件。结构简单、制造方便、集成度高、件。结构简单、制造方便、集成度

2、高、件。结构简单、制造方便、集成度高、件。结构简单、制造方便、集成度高、功耗低，但速度较慢。功耗低，但速度较慢。功耗低，但速度较慢。功耗低，但速度较慢。逻辑门电路逻辑门电路 的分类的分类*1 1、按所采用的半导体器件进行分类、按所采用的半导体器件进行分类 第二页，本课件共有66页双极型集成电路又可进一步可分为：双极型集成电路又可进一步可分为：DTL晶体管晶体管-晶体管逻辑电路晶体管逻辑电路TTL(Transistor Transistor Logic)；发射极耦合逻辑电路发射极耦合逻辑电路ECL(Emitter Coupled Logic)。集成注入逻辑电路集成注入逻辑电路I2L(Integr

3、ated Injection Logic)TTL电路的电路的“性能价格比性能价格比”最佳，应用最广泛最佳，应用最广泛 第三页，本课件共有66页MOS集成电路又可进一步分为：集成电路又可进一步分为：PMOS(P-channel Metel OxideSemiconductor)P P通道通道通道通道 金属金属金属金属-氧化物氧化物氧化物氧化物 半导体（场效应管）半导体（场效应管）半导体（场效应管）半导体（场效应管）NMOS(N-channel Metel Oxide Semiconductor)N N通道通道通道通道 金属金属金属金属-氧化物氧化物氧化物氧化物 半导体（场效应管）半导体（场效应管

4、）半导体（场效应管）半导体（场效应管）CMOS(Complement Metal OxideSemiconductor)互补金属氧化物半导体（场效应管）互补金属氧化物半导体（场效应管）互补金属氧化物半导体（场效应管）互补金属氧化物半导体（场效应管）CMOS电电路路应应用用较较普普遍遍，不不但但适适合合通通用用逻逻辑辑电路的设计，而且综合性能最好电路的设计，而且综合性能最好。第四页，本课件共有66页2、按集成电路规模的大小进行分类、按集成电路规模的大小进行分类数字集成电路数字集成电路第五页，本课件共有66页客观：只要电路组成一定，其输入与客观：只要电路组成一定，其输入与输出的电位关系就唯一被确定

5、输出的电位关系就唯一被确定下来下来主观：输入与输出的高低电位被赋予什主观：输入与输出的高低电位被赋予什么逻辑值是人为规定的么逻辑值是人为规定的3.1 正逻辑与负逻辑正逻辑与负逻辑第六页，本课件共有66页例：某电路例：某电路A B FL L L L H L H L L H H H 真值表真值表A B F0 0 0 0 1 0 1 0 0 1 1 1 真值表真值表A B F1 1 1 1 0 1 0 1 10 0 0 真值表真值表正逻辑正逻辑负逻辑负逻辑与门与门与门与门或门或门第七页，本课件共有66页对于同一电路，可以采用正逻辑，也对于同一电路，可以采用正逻辑，也可以采用负逻辑，可以采用负逻辑，它

6、不会影响电路结构，它不会影响电路结构，但是会影响电路逻辑功能。但是会影响电路逻辑功能。正逻辑与负逻辑正逻辑与负逻辑正逻辑与负逻辑正逻辑与负逻辑第八页，本课件共有66页正逻辑：正逻辑：负逻辑：负逻辑：与与 或或 与非与非 或非或非 异或异或 同或同或与与 或或 与非与非 或非或非 异或异或 同或同或A B F0 0 1 0 1 1 1 0 1 1 1 0 与非门与非门正混合逻辑正混合逻辑 负混合逻辑负混合逻辑输入：输入：输入：输入：HH1 1 L L0 0输出：输出：输出：输出：HH0 0 L L1 1输入：输入：输入：输入：HH0 0 L L1 1输出：输出：输出：输出：HH1 1 L L0

7、0A B F1 1 0 1 0 0 0 1 0 0 0 1 或非门或非门或非门或非门第九页，本课件共有66页 正逻辑正逻辑高电平有效高电平有效 高电平表示高电平表示高电平表示高电平表示 1 1 1 1 低电平表示低电平表示 0 0 负逻辑负逻辑低电平有效低电平有效 低电平表示低电平表示 1 1 高电平表示高电平表示 0 0 第十页，本课件共有66页3.2 分立元件门电路分立元件门电路l 数字电路的基础是二极管二极管和三极三极管管。l二极管和三极管时而导通，时而截止，因此就形成了高电平和低电平（逻辑1和逻辑0）第十一页，本课件共有66页一、二极管一、二极管1.二极管的开关特性l二极管具有单向导电

8、性单向导电性当外加正向电压时导通 VF0.7v外加反向电压时截止 VF0.1vl故其相当一只受输入电压控制的开关开关l当外加电压由正向突然变为反向时，把反向电流从峰值衰减到峰值的十分之一所经过的时间定义为反向恢复时间反向恢复时间。ivI+VF -第十二页，本课件共有66页2.二极管门电路l二极管与门第十三页，本课件共有66页二极管或门第十四页，本课件共有66页二、三极管三极管的开关特性l三极管可分别工作在饱和区饱和区、放大区放大区、及截止区截止区l开关电路中，三极管分别工作饱和区饱和区：相当于开关闭合截止区截止区：相当于开关断开三极管开关电路第十五页，本课件共有66页三极管开关的等效电路 三极

9、管电路的动态特性(a)截止状态 (b)饱和状态 第十六页，本课件共有66页3.3 TTL 集成逻辑门电路集成逻辑门电路 TTL(Transistor Transistor Logic)电路是晶电路是晶体管体管-晶体管逻辑电路的简称。晶体管逻辑电路的简称。TTL电路的功耗大、线路较复杂，使其集成电路的功耗大、线路较复杂，使其集成度受到一定的限制，故广泛应用于中小规模逻辑度受到一定的限制，故广泛应用于中小规模逻辑电路中。电路中。下面，重点讨论下面，重点讨论TTL与非门与非门 第十七页，本课件共有66页一一*、典型、典型TTL与非门与非门输入级输入级输入级输入级 由多发射极晶体管由多发射极晶体管T1

10、和电阻和电阻和电阻和电阻R R1组成；组成；中间级中间级中间级中间级 由由由由T T2 2和和和和R R2 2、R R3组成，输出两个相位相反的组成，输出两个相位相反的信号，作为信号，作为T4 4、T T5 5 的驱动信号；的驱动信号；输出级输出级输出级输出级 由由T3 3、T4、T5和和和和R R4、R R5组成。组成。1.电路结构电路结构 第十八页，本课件共有66页2.工作原理工作原理T1 1的的的的基基基基极极极极电电电电压压压压u ub1=u=ubc1+u+ube2+u+ube5 2.1V2.1V；T T2的的的的集集集集电电电电极极极极电电电电压压压压u uc2=uces2ces2+

11、u+ube50.3V+0.7V1V,0.3V+0.7V1V,该该该该值值值值大大大大于于于于T T3 3的的发发射射结结正正向向压压降降，T3导导导导通通通通。T T4 4的的基基极极电电压压ub4=u ue3e3=uc2c2-0.7V=0.3V,故故T4截止。截止。逻辑功能分析：逻辑功能分析：逻辑功能分析：逻辑功能分析：输入端全部接高电平输入端全部接高电平输入端全部接高电平输入端全部接高电平(3.6V)(3.6V)：T1倒置，电源倒置，电源Ucc通过通过R1和和T1的集电结向的集电结向T2提供足提供足够的基极电流，使够的基极电流，使T2 。T2的发射极电流在的发射极电流在R3 上产上产生的压

12、降又使生的压降又使 T5 ，输出，输出F为低电平为低电平(0.3V)。第十九页，本课件共有66页当有输入端接低电平当有输入端接低电平当有输入端接低电平当有输入端接低电平(0.3V)(0.3V)时：时：时：时：典型典型典型典型TTLTTL与非门与非门与非门与非门 输入端接低电平的发射结导通，即输入端接低电平的发射结导通，即T1 Vb1=0.3V+0.7V=1V 又又 T1深度饱和深度饱和 Vces1=0.1V Ve=0.3V Vc1=0.4VT2T5Vb3 UccT3 T4 F=51.4 3.6V第二十页，本课件共有66页对器件的使用者来说，对器件的使用者来说，正确地理解器件的各项参数是正确地理

13、解器件的各项参数是十分重要的。十分重要的。（1 1）标称逻辑电平）标称逻辑电平标称逻辑电平：表示逻辑值标称逻辑电平：表示逻辑值1 1和和0 0的理想电平。的理想电平。TTL门电路标称逻辑电平：门电路标称逻辑电平：V(1)=5V V(0)=0V二、门电路的主要外特性参数 第二十一页，本课件共有66页V Vi iV VOOV VT TV VONONV VOFFOFF阈值电压阈值电压VT：1.4V(2)电电压压传传输输特特性性：描描描描述述述述输输输输出出出出电电电电压压压压与与与与输输输输入入入入电电电电压压压压之之之之间间间间对对对对应应应应关系的曲线。关系的曲线。关系的曲线。关系的曲线。在在T

14、TL电路中电路中 高电平高电平VH 电压范围为电压范围为2V5V，额定值为，额定值为3.6V低电平低电平VL 电压范围为电压范围为0V0.8V,额定值为额定值为0.2V第二十二页，本课件共有66页(3)(3)开门与关门电平开门与关门电平 开门电平开门电平V VONON能表示逻辑值能表示逻辑值1 1的最小高电平的最小高电平 关门电平关门电平V VOFFOFF能表示逻辑值能表示逻辑值0 0的最大低电平的最大低电平在在TTL电路中：电路中：开门电平开门电平VON 2.4V 关门电平关门电平VOFF0.4VV Vi iV VD DV VT TV VONONV VOFFOFF第二十三页，本课件共有66页

15、(4)平均传输延迟时间平均传输延迟时间 tpd平均传输延迟时间是衡量门电路运算速度的重要平均传输延迟时间是衡量门电路运算速度的重要指标。当输入端接入输入信号后，需要经过一定指标。当输入端接入输入信号后，需要经过一定的时间的时间tpd，才能在输出端产生对应的输出信，才能在输出端产生对应的输出信号。号。平均延迟时间定义为平均延迟时间定义为 tpd=(tpdL+tpdH)/2第二十四页，本课件共有66页 通常将从输入波上沿中点到输出波下沿中点的时间通常将从输入波上沿中点到输出波下沿中点的时间通常将从输入波上沿中点到输出波下沿中点的时间通常将从输入波上沿中点到输出波下沿中点的时间延迟称为延迟称为延迟称

16、为延迟称为 导通延迟时间导通延迟时间导通延迟时间导通延迟时间t tpdLpdL；从输入波下沿中点到输出波上沿中点的时间延迟称从输入波下沿中点到输出波上沿中点的时间延迟称从输入波下沿中点到输出波上沿中点的时间延迟称从输入波下沿中点到输出波上沿中点的时间延迟称为为为为 截止延迟时间截止延迟时间截止延迟时间截止延迟时间t tpdHpdH。第二十五页，本课件共有66页(5)扇入系数扇入系数Nr 门电路的输入端数门电路的输入端数一般一般Nr5，最多不超过，最多不超过8。当当需需要要的的输输入入端端数数超超过过Nr时时，可可以以用用与与扩扩展展器来实现。器来实现。第二十六页，本课件共有66页(6)扇出系数

17、扇出系数Nc扇扇出出系系数数Nc是是在在保保证证门门电电路路输输出出正正确确的的逻逻辑辑电电平平和和不不出出现现过过功功耗耗的的前前提提下下，其其输输出出端端允允许连接的下一级同类门输入端的个数。许连接的下一级同类门输入端的个数。一般一般Nc8，Nc越大，表明门的负载能力越强。越大，表明门的负载能力越强。第二十七页，本课件共有66页三*、TTL与非门集成电路芯片TTL与与非非门门集集成成电电路路芯芯片片种种类类很很多多，常常用用的的TTL与非门集成电路芯片有与非门集成电路芯片有7400和和7420等。等。UCC为电源引脚，为电源引脚，GND为接地脚，为接地脚，NC为空脚。为空脚。7400740

18、0 74207420第二十八页，本课件共有66页*（1）命名方式）命名方式 SN 74 ALS 00 SN 74 ALS 00表明生产者为表明生产者为表明生产者为表明生产者为德州仪器公司德州仪器公司德州仪器公司德州仪器公司5454：军用（：军用（-55-55125125）74747474：商用（：商用（：商用（：商用（0 0 0 0 70707070）子系列子系列逻辑功能：逻辑功能：逻辑功能：逻辑功能：0000：与非门：与非门：与非门：与非门3232：与门：与门：与门：与门02：或门：或门04：非门：非门等等第二十九页，本课件共有66页*（2）封装形式）封装形式 双列直插封装双列直插封装 （D

19、IP）扁平封装扁平封装 （QFP）第三十页，本课件共有66页 阵列封装列封装 针式式阵列列 （PGA）球球栅阵列列 （BGA）第三十一页，本课件共有66页3.4 其它类型的其它类型的TTL逻辑门电路逻辑门电路OC门和门和TS门门一、集电极开路门一、集电极开路门(OC门门)OC门门(Open Collector Gate）特点：）特点：是一种输出端可以直接相互连接的特殊是一种输出端可以直接相互连接的特殊逻辑门逻辑门 “线与线与”OC门电路将一般门电路将一般TTL与非门电路的推拉式与非门电路的推拉式输出级改为三极管集电极开路输出。输出级改为三极管集电极开路输出。第三十二页，本课件共有66页集电极开

20、路与非门只有在外接负载电阻集电极开路与非门只有在外接负载电阻 RL 和电源和电源 UCC 后才能正常工作。后才能正常工作。第三十三页，本课件共有66页集电极开路与非门的应用广泛：集电极开路与非门的应用广泛：可实现可实现“线与线与”逻辑逻辑 直接驱动发光二极管直接驱动发光二极管 直接驱动干簧继电器等直接驱动干簧继电器等 OCOC门门门门第三十四页，本课件共有66页例例例例：下下下下图图图图所所所所示示示示电电电电路路路路中中中中，只只只只要要要要有有有有一一一一个个个个门门门门输输输输出出出出为为为为低低低低电电电电平平平平，输输输输出出出出F F F F便便便便为为为为低低低低电电电电平平平平

21、；仅仅仅仅当当当当两两两两个个个个门门门门的的的的输输输输出出出出均均均均为为为为高高高高电电电电平平平平时时时时，输输输输出出出出F F F F才才才才为为为为高电平。即高电平。即高电平。即高电平。即 F=FF=F1 1 F F2 2=A=A1 1B B1 1C C1 1 A A2 2B B2 2C C2 2 该该该该电电电电路路路路实实实实现现现现了了了了两两两两个个个个与与与与非非非非门门门门输输输输出出出出相相相相“与与”的的的的逻逻逻逻辑辑辑辑功能。功能。功能。功能。由由于于该该“与与”逻逻辑辑功功能能是是由由输输出出端端引引线线连连接接实实现现的的，故故称称为为 线线线线与与与与

22、逻辑。逻辑。逻辑。逻辑。OCOC门的应用门的应用门的应用门的应用第三十五页，本课件共有66页OC门的应用门的应用OCOC门的应用门的应用门的应用门的应用第三十六页，本课件共有66页集电极开路门集电极开路门(OC门门)上拉电上拉电阻阻RL L的选择的选择l假设有 m个个OC门门 直接并联，输出端带有 n个个TTL与非门与非门 作为负载l应如何选择上拉负载电阻上拉负载电阻RL L，才能保证 输出高电平高电平不低于规定的VOHminOHmin 输出低电平低电平不高于规定的VOLmaxOLmax第三十七页，本课件共有66页规定的最高输出低电平规定的最高输出低电平和最低输出高电平和最低输出高电平l VO

23、HminOHmin=2.4 vl VOLmaxOLmax=0.4 v第三十八页，本课件共有66页1.上拉电阻上拉电阻RL L的最大值的最大值lm个个OC门门都输出高电平高电平线与的结果为高电平l为保证并联输出的高电平不低于规定VOHminOHmin的值，所以 RL L不能太大l则 而 第三十九页，本课件共有66页其中其中m：并联的OC门个数p：负载门（TTL与非门）输入端的个数输入端的个数IOH：OC门输出管截止时的漏电流IIH：负载门每个输入端为高电平时的输入漏电流 VCC：负载电源RL：上拉电阻IRL：RL上的电流第四十页，本课件共有66页2.上拉电阻上拉电阻RL L的最小值的最小值lm个

24、个OC门门只有一个导通，输出低电平低电平，其它截止，线与的结果为低电平l为保证在所有的负载电流全部流入唯一导通的OC门时，输出的低电平低于规定VOLmaxOLmax的值，则 RL L不能太小l 第四十一页，本课件共有66页其中其中n：负载门（负载门（TTL与非门）的个数与非门）的个数IOL：OC门导通时所允许的最大负载电流IIS：TTL与非门输入短路电流（无论一个门有多少个输入端接在输出端上）第四十二页，本课件共有66页二、三态输出门二、三态输出门(TS门门)输出高电平、输出低电平和高阻状态输出高电平、输出低电平和高阻状态 三态输出门简称三态门三态输出门简称三态门(Three state Ga

25、te)三态门不是指具有三种逻辑值。三态门不是指具有三种逻辑值。工作状态工作状态禁止状态禁止状态(隔离状态隔离状态)TS门有三种输出状态：门有三种输出状态：第四十三页，本课件共有66页三态门经常作为输出级与其它逻辑三态门经常作为输出级与其它逻辑电路集成为一个逻辑器件电路集成为一个逻辑器件最简单的器件有三态恒等门、三态最简单的器件有三态恒等门、三态非门、三态与非门等，商品名称为非门、三态与非门等，商品名称为缓冲器缓冲器（驱动门）。（驱动门）。如何使电路处在工作状态和禁止状态如何使电路处在工作状态和禁止状态？通过外加控制信号！通过外加控制信号！TSTS门门门门第四十四页，本课件共有66页EN=0：二

26、极管二极管D反偏，此时电路功能与一般与非门无反偏，此时电路功能与一般与非门无区别，输出区别，输出 ；EN=1：因因T1有一个输入端为低，使有一个输入端为低，使T2、T5截止截止;又由又由于二极管导通，使于二极管导通，使T3的基极电位变低，致使的基极电位变低，致使T3、T4也也截止。输出截止。输出F便被悬空，即处于高阻状态。便被悬空，即处于高阻状态。三态输出与非门三态输出与非门三态输出与非门三态输出与非门:在在在在一般与非门的基础上，一般与非门的基础上，一般与非门的基础上，一般与非门的基础上，附加使能控制端和控附加使能控制端和控附加使能控制端和控附加使能控制端和控制电路。制电路。制电路。制电路。

27、电路逻辑功能如下：电路逻辑功能如下：第四十五页，本课件共有66页ABENFABENFEN=0,F=ABEN=1,F高阻高阻使能控制端使能控制端ENEN低电低电平有效，门处平有效，门处于工作状态于工作状态EN=1,F=ABEN=0,F高阻高阻使能控制端使能控制端EN高高电平有效电平有效TSTS门门门门第四十六页，本课件共有66页三态与非门主要应用于总线传送，它既三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用于双向数可用于单向数据传送，也可用于双向数据传送。据传送。器件型号：器件型号：74XX244 ,74XX126 等等 用途：用途：作为多个数据源到公共数据线的开关作为多个数据源到

28、公共数据线的开关TSTS门门门门第四十七页，本课件共有66页例：三态门构成的单向数据总线。例：三态门构成的单向数据总线。A1A1B1B1EN1EN1A2A2B2B2EN2EN2A2A2B2B2EN2EN2总线总线总线总线 当某个三态门的控制端为当某个三态门的控制端为当某个三态门的控制端为当某个三态门的控制端为1 1时，时，时，时，该逻辑门的输入数据经反相后该逻辑门的输入数据经反相后该逻辑门的输入数据经反相后该逻辑门的输入数据经反相后送至总线。送至总线。送至总线。送至总线。为保证数据传送的正确性，任为保证数据传送的正确性，任意时刻，意时刻，n个三态门的控制端个三态门的控制端只能有一个为只能有一个

29、为1，其余均为，其余均为0，即只允许一个数据端与总线接即只允许一个数据端与总线接通，其余均断开，以便实现通，其余均断开，以便实现 n 个数据的分时传送。个数据的分时传送。TSTS门门门门第四十八页，本课件共有66页例例：用用两两种种不不同同控控制制输输入入的的三三态态门门可可构构成成双双向向总线。总线。EN=1EN=1时时时时:G1 1工作，工作，工作，工作，GG2 2处于高阻状态，数处于高阻状态，数据据D1被取反后送至总线；被取反后送至总线；被取反后送至总线；被取反后送至总线；EN=0时时:G:G2 2工作，工作，G1处于高处于高阻状态，总线上的数据被取反阻状态，总线上的数据被取反后送到数据

30、端后送到数据端D2。G1G1EN EN G2G2总线总线总线总线D1D2数据分时双向传送数据分时双向传送:TSTS门门门门第四十九页，本课件共有66页三态门的重要用途就是使多个发送信号三态门的重要用途就是使多个发送信号的部件可以共用总线传输数据。的部件可以共用总线传输数据。实际的系统中，总线是由多条传输线组成，可实际的系统中，总线是由多条传输线组成，可以并行传送多位信号，每一输出端应通过一个以并行传送多位信号，每一输出端应通过一个三态门与一条传输线相连接。三态门与一条传输线相连接。在比较复杂的系统中，三态门是一种扩展逻辑在比较复杂的系统中，三态门是一种扩展逻辑功能的输出级，也是一种控制开关。功

31、能的输出级，也是一种控制开关。TSTS门门门门第五十页，本课件共有66页例例 ）X=X3X2X1X0为为8421BCD码，设计一码，设计一 个个MOD5选择电路，要求选择那些能选择电路，要求选择那些能 被被5整除的数输出。整除的数输出。建立真值表：建立真值表：F F为选择控制信号为选择控制信号为选择控制信号为选择控制信号 X X3 3 X X2 2 X X1 1 X X0 0 F F X X3 3 X X2 2 X X1 1 X X0 0 F F 0 0 0 00 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1

32、 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 01 0 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 第五十一页，本课件共有66页 卡诺图化简：卡诺图化简：1 01 1 00 10 11 01 00X X3 3X X2 2X X1 1X X0 0 10 11 F

33、=X2X1X0+X3X2 X1X0 =(X2X1 X0)(X3X2X1X0)F=(X2X1 X0)(X3X2X1X0)TSTS门门门门第五十二页，本课件共有66页 电路图：电路图：X X3 3Y Y3 3X X2 2X X1 1X X0 0Y Y2 2Y Y1 1Y Y0 0F=(X2X1 X0)(X3X2X1X0)第五十三页，本课件共有66页MOS 管是电压控制元件，主要由栅源电压管是电压控制元件，主要由栅源电压管是电压控制元件，主要由栅源电压管是电压控制元件，主要由栅源电压VGS决决定其工作状态。定其工作状态。MOSEFT结型结型:用于模拟电路用于模拟电路 绝缘栅型绝缘栅型P沟道沟道N沟道

34、沟道增强型增强型耗尽型耗尽型增强型增强型耗尽型耗尽型3.5 MOS逻辑门逻辑门一、简单逻辑门电路（基本逻辑门与、或、非）一、简单逻辑门电路（基本逻辑门与、或、非）第五十四页，本课件共有66页工作特性如下：工作特性如下：当当当当V VGS 开启电压开启电压开启电压开启电压V VT(V VG G V VS S)，漏源之间截止，漏源之间截止，MOS管处于管处于“断开断开”状态状态当当VGS 开启电压开启电压开启电压开启电压V VT(VG V VS S),漏源之间导通漏源之间导通漏源之间导通漏源之间导通 ，MOSMOS管处于管处于管处于管处于“接通接通接通接通”状态状态状态状态：栅极；：漏极；：源极：

35、栅极；：漏极；：源极VTIDVGSNMOS管静态特性第五十五页，本课件共有66页VDDA非非门电路门电路F A A F F L L T1 H H H H T1 L LF=A1*、NMOS非门非门第五十六页，本课件共有66页VDDABT1T2T3T6T5FG3F=AB2*、NMOS与门与门 A B A B F F L L L L T1 L L T2 L H L H T1 L L H L H L T2 L L H H H H T1 T2 HH T5G3HT5G3HT5G3HT5G3L第五十七页，本课件共有66页F=A+BV VDDDDAB BT1 1T T2 2T T3T T4T T5 5F FG

36、3 A B A B F F L L L L T1 L L T2 L H L H T2 HH H L H L T1 HH H H H H T1 T2 HH T3T3T3G3HT3G3LG3LG3L3*、NMOS或门或门第五十八页，本课件共有66页二二*、CMOS门电路门电路 1.1.CMOS与非门与非门由由两个串联的两个串联的NMOS管和管和两个并联的两个并联的两个并联的两个并联的PMOSPMOS管构成的两管构成的两管构成的两管构成的两输入端输入端输入端输入端CMOSCMOS与非门电路与非门电路与非门电路与非门电路 A B A B F F L L L L TN1 TP1 HH TN2 TP2 L

37、 H L H TN1 TP1 HH H L H L TN2 TP2 HH H H H H T1 TP1 T2 TP2 L L 第五十九页，本课件共有66页2.CMOS或非门或非门由由两两两两个个个个并并并并联联联联的的的的NMOSNMOS管管和和两两两两个个个个串串串串联联联联的的的的PMOSPMOS管管管管构构构构成成成成的的的的两输入端两输入端两输入端两输入端 CMOS CMOS或非门电路或非门电路或非门电路或非门电路 A B A B F F L L L L TN1 TP1 HH TN2 TP2 L H L H TN2 L L H L H L TN1 L L H H H H T1 TP1

38、T2 TP2 L L 第六十页，本课件共有66页(1)TTL门门 TTL门的输入端悬空，相当于输入高电平门的输入端悬空，相当于输入高电平 但是，为防止引入干扰，通常不允许其输入端悬空。但是，为防止引入干扰，通常不允许其输入端悬空。但是，为防止引入干扰，通常不允许其输入端悬空。但是，为防止引入干扰，通常不允许其输入端悬空。对于对于对于对于与门与门与门与门和和和和与非门与非门与非门与非门的多余输入端，可以使其输入高电平。的多余输入端，可以使其输入高电平。具体措施是将其通过上拉电阻具体措施是将其通过上拉电阻具体措施是将其通过上拉电阻具体措施是将其通过上拉电阻R R(1K 3K）接接+VCCCC 在前

39、级门的扇出系数有富余的情况下，也可以和有用在前级门的扇出系数有富余的情况下，也可以和有用输入端并联连接。输入端并联连接。3.6 集成逻辑门使用中的实际问题：集成逻辑门使用中的实际问题：多余输入端的处理多余输入端的处理第六十一页，本课件共有66页对对于于或或门门及及及及或或或或非非非非门门门门的的多多余余输输入入端端，可可以以使使其其输输入入低低电电平平。具具体体措措施施是是通通过过小小于于500的的电电阻阻接接地地或或直直接接接接地地。在在前前级级门门的的扇扇出出系系数数有有富富余余时时，也也可可以以和和有有用输入端并联连接。用输入端并联连接。第六十二页，本课件共有66页(2)MOS门门 MO

40、S MOS门的输入端是门的输入端是门的输入端是门的输入端是MOSMOS管的绝缘栅极，管的绝缘栅极，管的绝缘栅极，管的绝缘栅极，它与其它它与其它它与其它它与其它电极间的绝缘层很容易被击穿。虽然内部设置有保电极间的绝缘层很容易被击穿。虽然内部设置有保电极间的绝缘层很容易被击穿。虽然内部设置有保电极间的绝缘层很容易被击穿。虽然内部设置有保护电路，但它只能防止稳态过压，对瞬变过压保护护电路，但它只能防止稳态过压，对瞬变过压保护护电路，但它只能防止稳态过压，对瞬变过压保护护电路，但它只能防止稳态过压，对瞬变过压保护效果差，因此效果差，因此效果差，因此效果差，因此MOSMOS门的多余端不允许悬空门的多余端不允许悬空门的多余端不允许悬空门的多余端不允许悬空。MOS门的多余输入端处理方法与门的多余输入端处理方法与TTL门相同。门相同。第六十三页，本课件共有66页例：用例：用2输入端的与非门实现：输入端的与非门实现：FABACADF ABACAD AB AC AD AACDAB F?F ABACAD AB+A(C+D)AB+ACD AB A CDF CABD 第六十四页，本课件共有66页三、其他CMOS门电路l漏极开路输出门（OD门）线与与OC门类似lCMOS传输门（TG门）第六十五页，本课件共有66页注：带*的为附加阅读内容第六十六页，本课件共有66页