计算机组成原理-白中英-单元练习四.doc

《计算机组成原理-白中英-单元练习四.doc》由会员分享，可在线阅读，更多相关《计算机组成原理-白中英-单元练习四.doc（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、单元练习四一、 单项选择题1.关于主存，以下叙述正确的是（）A CPU可直接访问主存，但不能直接访问辅存B CPU可直接访问主存，也能直接访问辅存C CPU不能直接访问主存，也不能直接访问辅存D CPU不能直接访问主存，但能直接访问辅存2.关于主存，以下叙述中正确的是（）A 主存的存取速度可与CPU匹配 B 主存是RAM，不包括ROM C 辅存中的程序需要调入主存才能运行 D 若指令的地址码为20位，则主存容量一定是1MB3. 关于主存，以下叙述中正确的是（） A 主存比辅存小，但存取速度快 B 主存比辅存大，且存取速度快 C 比辅存小，且存取速度慢 D 比辅存大，但存取速度慢4.计算机主存储

2、器读写时间的数量级为（） A 秒（s） B 毫秒（ms） C 微秒（us） D 纳秒（ns） 5.可用作主存的是（） A 半导体存储器 B 光存储器 C 顺序存取存储器 D 直接存取存储器6.用户程序所放的主存空间属于（） A 随机存取存储器 B 顺序存取存储器 C 只读存储器 D 直接存取存储器7.断电后，将丢失信息的是（） A ROM B RAM C 磁盘 D 光盘8.外存是（）A 机箱外部的存储器 B CPU外部的存储器 C 主机外部的存储器 D 系统基本配置外的存储器9.可用辅存的是（）A 半导体存储器 B 光存储器 C Cache D ROM10下面的存储器中，属于顺序存取存储器的是

3、（）A 主存 B 磁盘 C 磁带 D 光盘 11.存储器读写的信息必须经过（）A 数据缓冲寄存器 B 地址寄存器 C 累加器 D 指令寄存器12.为解决CPU和主存的速度匹配问题，可采用（）A 辅存 B CacheC 缓冲区 D 通用寄存器13.Cache和主存之间的信息交换通过（）A 硬件实现 B 硬件和软件实现C 软件实现 D 用户调度实现14.16K32位存储器芯片的地址线有（）A 5条 B条C条D条15.计算机系统采用层次化存储结构是为了（）A便于保存大量的数据B减少主机箱的体积C便于读写操作D解决容量、速度、价格之间的矛盾16.为组成2K8位的主存，可用两片（）A 1K4位芯片串联

4、B 1K8位芯片并联C 2K4位芯片串联 D 2K8位芯片并联17.某微机的字长为16位，主存有1MB，并按字编址，则寻址范围为（）A 512KB B 1MB CMBD16MB18.某5128位芯片的引脚包括电源线、接地线、地址线、数据线、控制线（一条读线和一条写线）。除电源线和接地线外，引脚至少有（）A 14条 B 17条 C 19条 D 522条19.采用虚存的目的是（）A 提高程序的运行速度 B 扩大程序的寻址空间C 扩大主存空间 D 提高主存的速度20.设计算机字长16位，主存以字编址，则（）A 地址线有16条 B 地址线有64K条C 数据线有16条 D 数据线有64K条21.计算机的

5、主存由（）A RAM组成 B ROM组成C RAM和ROM组成 D 内存和外存组成22.虚存中的地址变换是（）A 由硬件实现的 B 在编译程序时实现的C 在运行程序时实现的 D 根据用户命令实现的23.以下存储中，可保存信息最久的是（）A 磁带 B 软盘 C 硬盘 D 光盘24.高速缓冲存储器Cache一般采取（）A 随机存取方式 B顺序存取方式C 半顺序存取方式 D 只读不写方式25.若存储周期250ns，每次读出16位，则该存储器的数据传送率为（）A 4106字节/秒 B 4M字节/秒C 8106字节/秒 D 8M字节/秒26.半导体静态存储器SRAM的存储原理是（）A 依靠双稳态电路保存

6、信息 B 依靠定时刷新保存信息C 依靠读后再生保存信息 D 信息存入后不再变化27.在下述存储器中，允许随机访问的存储器是（）A 半导体存储器 B 磁带C 磁盘 D 光盘28.动态RAM是指（）A 工作中存储内容动态变化B 工作中需动态地改变访问地址C 每隔一定时间需对存储内容动态刷新D 每次读出后都需要根据原内容重写一遍29.某存储器按字节编址，要求数据传输率达到8106字节/秒，则应选用存储周期为（）A 800ns的存储芯片 B 250ns的存储芯片C 200ns的存储芯片 D 120ns的存储芯片30.16K32位存储器芯片的数据线有（）A 5条 B 14条 C 32条 D 46条二、填

7、空题 1、计算机中的存储器用于存放 ，对存储器的要求是 、 、 。为了解决这三个方面的矛盾，计算机采用多级存储器体系结构。 2、主存储器的性能指标主要有 、 、 和存储器周期以及价格等。 3、RAM的访问时间与存储单元的物理位置 ，任何存储单元的内容都能被 。4、存储器芯片由 、 、 地址译码和控制电路等组成。5、多级层次存储结构涉及到的存储器件有： 、 、 。6、动态存储单元以电荷的形式将信息存储在电容上，由于电路中存在 ，因此需要不断地进行 。7、主存储器一般采用 存储器件，它与外存比较，存取速度 、价格 。8、快闪存储器是20世纪80年代中期研制出的一种新型的EEPROM。它具备 和 的

8、所有功能，且 、 。9、要组成容量为8M8位的存储器，若采用4M1位的存储器芯片，需要 片，若采用1M8位的存储器芯片需要 片。10、若存储器的容量为1MB，则访问内存所需的物理地址应有 位，数据线应有 位。11、Cache介于主存和CPU 之间，其速度比主存 ，容量比主存 。它的作用是弥补CPU与主存在 上的差异。12、将辅助存储器当作主存来使用，从而扩大程序可访问的存储空间，这样的存储结构称为 。13、虚拟存储器在运行时，CPU根据程序指令生成的地址是 ，该地址经过转换形成 。14、在主存到Cache的直接映像方式中，一个主存块可以映像到Cache中的 个指定块，这种方法的特点是地址变换速

9、度 ，但容易产生 。15、常用的主存到Cache的地址映像方式有： 、 、 3种。三、问答题1. 说明主存储器的组成。2. 主存辅存结构与Cache主存结构有什么区别.3. 简述虚拟存储器的含义和作用。4. 虚拟存储器中常用的地址映像方法有哪几种？简述各种方法的优缺点。四、 计算题1、 为组成16M32位主存，如用8M8位芯片，需要多少块？如何组成？2、 某CPU 字长8位，地址线16条，采用8K4位芯片多少片才能满足CPU的寻址空间要求？3、 在一个具有8个存储体的低位多体交叉存储器中，如果处理器的访存地址为以下八进制值，存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟）4、 一

10、台计算机的主存容易为1MB，字长为32位，直接映像的Cache的容量为512字。计算主存地址格式中，区号、块号和块内地址字段的位数。（1） Cache块长为1字；（2） Cache块长为8字。5、 某计算机的页式虚存管理中采用长度为16字的页面。页表内容如表A.4所示。求当CPU程序按下列二进制虚拟地址访存时产生的实际地址。 表A.4 题5表虚页号实页号 装入位0000010110001-00010001010011000010100011010101-00110-00111-01000010011001001111010000111011011111100-01101-01110-01111

11、-0（1） （2） （3）6、 有一个“Cache主存”存储层次。主存共分8个块（07），Cache为4个块（03），接相联映像。（1） 对于如下主存块地址流：1，2，4，1，3，7，0，1，2，5，4，6，4，7，2，如主存中内容一开始未装入Cache中，列出每次访问后Cache中各块的分配情况；（2） 对于（1），指出块失效又发生块争用的时刻；（3） 对于（1），求出此期间Cache之命中率。7、 存储器的容量通常用ab的方式表示，其中a为字数，b为每个字的位数。问以下几种存储器分别需要多少地址线和数据线？（1）16K16 （2）64K8 （3）1M32 （4）4G648、某计算机字长为1

12、6位，主存1MB，且以字节编址，则主存的地址寄存器有几位？CPU的数据缓冲寄存器有几位？9、构成32KB的存储器，需要1K4bit的芯片多少片？10、某高速缓冲存储器与主存采用组相联映像方式，规定每块为64字，Cache的容量为32块，分为8组，主存的容量为4096块。 （1）主存地址有多少位？ （2）主存地址字段如何划分？各字段各需要多少位？11、设在具有高速缓存的计算机中，如果程序对块的要求依次为： B1B7B6B7B3B6B4B7B5B7B2 设Cache容量为3个块，全相联映像，且开始时Cache为空，求用FIFO和LRU算法时各自的命中率。 五、 设计题 1、 用4K8的存储器芯片构

13、成8K16位的存储器，共需多少片？如果地址线为A15A0，存储器芯片的控制信号有CS和WE，画出此存储器逻辑连接图。2、 某8位计算机采用单总线结构，地址总线16根（A15A0，A15为高位），数据总线8根双向（D7D0），控制信号R/W（高电平为读，低电平为写）。 已知该机存储器地址空间从0开始连续编址，其地址空间分配如下：最低8K为系统程序区，由ROM芯片组成；紧接着38K为用户程序和数据空间，用静态RAM芯片组成，最后18K为备用区，暂不连接芯片；现有芯片如下：D7D0 D7D08K ROM 8K RAM 38译码器A12A0 CS OE A12A0 CS WE EN C B A 静态RAM：8K8位，其中CS为片选信号，低电平有效，WE为写控制信号，低电平写，高电平读。ROM：8K8位，其中CS为片选信号，低电平有效，OE为读出控制，低电平读出有效。译码器：38译码器。输出低电平有效。试画出主存芯片连接的逻辑图并写出各芯片地址配表。3、 考虑一个具有16KB直接相联Cache的32位微处理器，按字节编址；假定该Cache的块为4个32位的字。（1） 画出该Cache的地址映像方式，指出主存地址的不同字段的作用。（2） 主存地址为ABCDE8F8的单元在Cache中的什么位置？（指出区号、块号和块内地址值）。