EDA课程设计—数字频率计.docx
《EDA课程设计—数字频率计.docx》由会员分享,可在线阅读,更多相关《EDA课程设计—数字频率计.docx(9页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、燕山大学EDA课程设计报告书题目:数字频率计姓名: 班级: 成绩:一、 设计题目及要求设计题目:数字频率计设计要求:1、 输入为矩形脉冲,频率范围0999KHZ;2、 用3位数码管显示,只显示最后结果,不要将计数过程显示出来;3、 单位为HZ和KHZ两档,自动切换,要有档位指示;4、 超出测量范围,显示3条短线“-”,且发出间隔为1秒的蜂鸣报警。二、 设计过程及内容脉冲信号频率就是在单位时间内所产生的脉冲个数,表达式f=N/T,f为被测信号的频率;N为计数器所累计的脉冲个数;T为产生N个脉冲的时间,所以在1S时间内计数器所记录的结果,就是被测信号的频率。此设计问题可分为分频器模块,计数器模块,
2、报警电路模块,数据选择器模块,锁存器模块,档位模块和扫描显示模块。1、 总体电路图2、各部分电路图及功能说明2.1计数器模块计数器及报警电路输出电路:功能说明:本块电路使用了七个74160十进制计数器。其中从左起的前六块74160为计数功能,最后一块提供报警的信号输出。在作为计数器的六块74160计数器中,从左起的前三块实现的是0999Hz的计数及数据输出。如果超出该范围后三块74160计数器会有高电平输出,然后用后三块12个数据输出端的或门组合形成档位控制信号。当高位输出超出量程时,最后一块74160计数器会有高电平输出,然后用其输出端或门实现报警的功能。2.2数据选择器模块功能说明:My7
3、4157q是总线的数据选择器当SEL=0时,选择A总线输入即高三位。当SEL=1时B总线输入即低三位。SEL由档位中的Hz输出端控制。数据选择器电路:2.3锁存器模块功能说明:本电路用两个74273,上一数据选择电路的数据从D1D12输入到74273中存储。当有CLK脉冲时,数据从Q1Q12输出。其中CLK 接1S的时钟信号加非门输出端。实现了数据的保存和输出。2.4报警电路模块报警电路:功能说明:此电路用的是一个D触发器,输入端接的是计数器的最后一块儿74160的输出端alertH,时钟信号的周期为1s。信号输出端接到蜂鸣器上,实现报警。2.5档位模块档位控制电路:功能说明:设置量程开关L=
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 课程设计 数字频率计
限制150内