嵌入式逻辑分析仪在FPGA测试中的应用.docx

《嵌入式逻辑分析仪在FPGA测试中的应用.docx》由会员分享，可在线阅读，更多相关《嵌入式逻辑分析仪在FPGA测试中的应用.docx（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、嵌入式逻辑分析仪在FPGA测试中的应用ronggang导语：在FPGA测试中，嵌入式逻辑分析仪ELA的出现解决了内部信号的在线调试问题逻辑分析仪自1973年问世以来，在短短几十年的时间内得到了迅速的开展。传统逻辑分析仪利用芯片的引脚对信号采样，并送到显示局部对系统进展分析，但对于无引脚的封装类型，传统逻辑分析仪很难有效的监测系统内部信号。而在FPGA测试中，嵌入式逻辑分析仪ELA的出现解决了内部信号的在线调试问题。ELA综合了嵌入式技术和逻辑分析仪技术，将逻辑分析IP核嵌入到FPGA中，在不引出内部信号的情况下即可方便的对系统进展调试。常用的嵌入式逻辑分析仪有Altera公司的SignalTa

2、pII、Xilinx公司的ChipScopePro以及Lattice公司的ispTRACY等。本文以Altera公司的SignalTapII为例，对嵌入式逻辑分析仪的工作原理及在线调试进展讨论。ELA的工作原理及特点嵌入式逻辑分析仪的组成框图如图1所示，主要分为硬件局部和软件局部。硬件局部由待测设计DUT、嵌入到FPGA中的ELAIP核、RAM存储单元以及JTAG接口组成;软件局部由用户设计软件和集成在其中的ELA在线调试软件组成。ELA的工作原理为：设置ELA在线调试软件中需要监测的信号、触发逻辑、采样深度和时钟信号等各项参数;把设置好的ELA文件与用户设计编译综合后一起下载到FPGA中;运

3、行ELA，假如知足触发条件，ELA就在时钟的上升沿对被测信号采样，并储存在RAM存储单元中;当采样完数据，即可通过JTAG接口将数据上传到SignalTapII中进展在线调试。图1嵌入式逻辑分析仪的组成框图嵌入式逻辑分析仪可以方便地对设计进展在线调试，及时发现系统内部所存在的问题，无须对设计文件进展任何修改就可以得到内部节点或I/O引脚的状态。例如，SignalTapII支持多达1024个通道，采样深度高达128Kb，时钟支持超过200MHz，每个分析仪均有10级触发输入/输出，进而增加了采样的精度。ELA在FPGA测试中的应用嵌入式逻辑分析仪在FPGA的测试中应用极为广泛，可以对系统实时监测

4、。本文以交通灯控制器的设计为例，对SignalTapII应用于FPGA的在线调试进展了讨论。设计中所使用的FPGA芯片为Altera公司Cyclone系列中的EP1C12Q240C8，它支持SignalTapII，有12060个逻辑单元，存储位的大小为239616，可以较好的支持各种复杂的设计。ELA的应用设计流程如下。1Stp文件的创立在交通灯控制器的设计完成并编译综合后，即可创立一个SignalTapII文件stp文件。通常有两种方式来建立stp文件，一是直接建立stp文件，并利用SignalTapIIEditor配置逻辑分析仪的各项参数;二是利用MegaWizardPlug-inMana

5、ger生成和配置stp文件。相比于第二种方式，第一种更为简单，只需在File中选择New,单击OtherFiles,选择SignalTapIIFile即可，如图2所示。图2Stp文件的载入2ELA的设置将stp文件参加到设计中后，就可以对其进展设置，流程如下。添加被测信号。通过NodeFinder中的SignalTapIIFilter查找设计中所有预综合和布局布线后的信号，选择需要观察的信号，在本设计中，可以全部选定。设置采样时钟。在设置采样时钟时，可以使用其中任何一个信号作为采样时钟，但不能用布局布线后的信号，为获得更准确的采样数据，采样时钟应选择全局时钟。确定采样深度。SignalTapI

6、I的采样深度最大可达128Kb。在选择采样深度时，必须考虑到FPGA的内存大小，此处选择1Kb的采样深度。设置缓冲获得形式。通过设置缓冲获得形式，用户可以指定在SignalTapII触发前和触发后所捕捉的数据量，缓冲获得形式主要有环形形式和分段缓冲形式。在此选择环形形式的预触发位置。设置触发条件。SignalTapII支持根本触发和高级触发的功能。在根本触发中，它支持10级触发级数，对于每一级触发，可以根据设计的需要设置不同的触发电平。本设计对SignalTapII的设置如图3所示，其中采样深度为1Kb，缓冲获得形式选择环形形式的预触发位置，触发条件为根本触发;此外，采样时钟选择为全局时钟。这

7、些设置可以准确地对本设计进展在线调试，有效地监测内部信号。图3SignalTapII设置窗口3设计下载当设置完stp文件并编译综合后，软件将ELAIP嵌入设计里面，同设计一起下载到FPGA中。在器件列表中，逻辑分析仪会自动探测编程硬件，假如在保存设计前已经选好了FPGA中所使用的芯片，就会自动给出已经选好的器件，假设没有选择，那么需要在器件列表中选择。当器件连接成功，在SOFSRAMObjectFile治理器中选择需要下载的SOF文件，单击下载按钮即可将设计下载到FPGA中,如图4所示。图4设计下载窗口4在线调试在线调试即利用JTAG接口将数据上传到调试软件中，根据实时运行的结果来对设计进展调

8、试。本设计所实现的功能是在时钟信号的控制下，根据当前的状态决定下一个时钟周期的输出，即红灯、绿灯和黄灯的开启。在绿灯开启时，红灯和黄灯关闭，而在红灯开启时，绿灯及黄灯关闭。两组红、绿、黄灯为输出信号，8个状态为内部信号。图5SignalTapII数据窗的实时监测信号设计中所得到的波形如图5所示，从图5中可以看出，对于第一组灯，在state.st3时，黄灯开启，绿灯及红灯都关闭，一个时钟周期后，跳转到state.st4，黄灯关闭，同时红灯开启;四个时钟周期后，跳转到state.st0，红灯关闭，同时绿灯开启，黄灯继续关闭;三个时钟周期后，再次跳转到state.st3，黄灯开启，绿灯关闭;一个时钟周期后，跳转到state.st4，黄灯关闭，红灯开启。对于第二组，其红绿灯的转换也是一样的不断循环，这样就实现了红绿黄灯的交替变化。在线调试得到的波形与交通灯控制器设计中所要求的功能完全吻合，在上述调试经过中，嵌入式逻辑分析仪对内部的8个状态可以很好的监测，保证了设计的正确。在调试经过中，用户可以很方便的开场或者暂停ELA，对内部信号进展分析。假如需要修改设置，如采样深度或者触发条件，只需停顿运行ELA，完成修改后重新编译综合即可，缩短了调试时间。