计算机存储技术优秀PPT.ppt

《计算机存储技术优秀PPT.ppt》由会员分享，可在线阅读，更多相关《计算机存储技术优秀PPT.ppt（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机存储技术现在学习的是第1页，共63页现在学习的是第2页，共63页1、只读存储器、只读存储器ROM只能读出，不能写入，断开电源后，信息不会消失。常用来存放固定的程序，如微机的监控程序、编译程序、系统软件以及常数、表格等。掩模ROM：由厂商按用户要求掩模制作，封装后不能改写，用于数据不再改变且使用量大的场合。PROM(可编程)：可由用户一次性编程写入，写入后不能改写。EPROM(紫外线可擦PROM)：用户可多次改写内容，改写方法一般可 选用紫外线擦除，再编程写入，有任一位错，都须全片擦除、改写。紫外线照射约半小时，所有存储位复原到1。E2PROM(电可擦PROM)：可以字节为单位多次用电擦除

2、和改写，并可直接在机内进行，无需专用设备，故方便灵活。FLASH(闪存):它与E2PROM类似，也是一种电擦写型ROM。与E2PROM 的主要区别是：EEPROM是按字节擦写，速度慢，而闪存是按块擦写，速度快。现在学习的是第3页，共63页 构成CMOS电路，用于保存系统当前设置的各种参数。在这种情况下需要有后备电源及掉电保护电路的支持。2、随机存取存储器、随机存取存储器RAM(Random Access Memory)分为双极型和MOS型，大容量一般为MOS型。RAM中的信息不能长期保存,一旦停电时，所存信息会丢失，因此RAM主要用作信息的暂存。RAM主要用于以下几个方面：存放当前正在执行的程

3、序和数据，中间运算结果和I/O数据等。作堆栈(Stack)保护中断和子程序调用时CPU的现场信息。作I/O数据缓冲器，如显示输出、打印输出、键盘输入缓冲存储器。现在学习的是第4页，共63页RAM的分类：SRAM(静态RAM)：存储单元电路以双稳为基础,故状态稳定,只要不掉电，信息不会丢失。价格较贵，用于高速缓存。DRAM(动态RAM)：存储单元电路简单，集成度高，功耗小，但即使不掉电也会因电容放电而丢失信息，所以需定时刷新。NVRAM(非易失性RAM)：实际是由SRAM和E2PROM共同构成.正常时为SRAM;掉电或电源故障时，立即将SRAM中的信息保存在E2PROM中，使不丢失。多用于存储系

4、统中的重要信息保存和掉电保护。现在学习的是第5页，共63页SDRAM(Synchronous DRAM)：是一种同步动态随机存储器。它的主要特点是把CPU与DRAM的操作通过一个相同的时钟锁存在一起，使DRAM在工作时与CPU的外频时钟同步，从而解决了CPU与DRAM之间速度不匹配的问题。DDR SDRAM（Double Data Rata SDRAM）:是一种双速率同步动态随机存储器。这种技术是建立在SDRAM的基础上，与SDRAM的区别是DDR SDRAM能在时钟脉冲的上升沿和下降沿读出数据，不需要提高时钟频率就能加倍提高SDRAM的速度，是目前作为内存的首选产品。高速RAM内存条:使用单

5、列直插存储模块SIMM（Single InLine Memory Module）双列直插存储模块DIMM（Dual InLine Memory Module）现在学习的是第6页，共63页二、几种典型的存储器芯片：1、只读存储器ROM(RED-ONLY MEMORY)典型的只读存储器的方框图如下：ROMA0-AICEOED0-D7数据线地址线控制线现在学习的是第7页，共63页Intel2764A的芯片引脚和功能框图如下：12345678910111213142827262524232221201918171615VPPA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCPGMN、CA8

6、A9A10A11CEOED7D6D5D4D3注：注：N、C未接未接现在学习的是第8页，共63页以EPROM芯片Intel2764A为例：A0-A12VppGNDVccPGMOECED0-D7CE：片选信号 有效，地址信号有效 否则，未选中芯片PGM：编程位，低电平脉冲保留一定时间，则可编程写入。Vpp：编程电压，编程时为12.5V，平时为5V。地址线：A0A12，（8K*8）数据线：D0D7OE：输出允许 有效，数据输出 否则，输出禁止现在学习的是第9页，共63页OEPGMCEA12A8A7A0输出允许逻辑编程Y译码X译码输出缓冲Y门256256存储矩阵D7 D0现在学习的是第10页，共63页

7、27系列EPROM芯片：2716（2K*8),2732（4K*8),2764（8K*8),27C128(16K*8),27C256（32K*8),27C512，27C010(1M)27C020(2M),27C40(4M)ROM与80486CPU的连接OE2764A0-A12片选信号产生电路总线控制逻辑CEMRDCM/IOD/CW/RD0-D7高位地址线MEMR现在学习的是第11页，共63页A0A12CEOE2764（0）D0-D7D8-D15D16-D23D24-D312764（1）2764（2）2764（3）EPROM的扩充：字长的扩充：字长宽度不够时现在学习的是第12页，共63页容量的扩充

8、：字节容量不够时2764（1）2764（1）D0D7A0A12OECE1CE2现在学习的是第13页，共63页2随机随机存储器RAM（Random Access Memomy)36个MOS管组成的RS触发器，信息能够有效保存4静态RAM（SRAM）的方框图（以61162K*8为例）SRAMA0A10D0D7CSOEWEWE：写允许输入信号 为0，允许写操作 为1，只允许读操作CSWEOE写使能信号读使能信号现在学习的是第14页，共63页以Intel 6116为例，描述SRAM的工作过程。读出：CS=0，OE=0，WE=1，数据送到D7D0后输出到CPU。写入时，CS=WE=0，OE=1，数据D7

9、D0写入存储单元中。CS=1，输入/输出三态门高阻，存储芯片与系统总线被隔离。常用的SRAM芯片：21系列：2114（1K*4），6116（2K*8），6264（8K*8），62256(32K*8),43系列：4361(64k*1),4363(16k*4),4364(8k*8),43254(64k*4),43256A(32k*8),431000A(128k*8)现在学习的是第15页，共63页OE2764A0-A12片选信号产生电路总线控制逻辑CSMRDCM/IOD/CW/RMWTCBE0D0-D7高位地址线SRAM与80486CPU的连接存储体写控制逻辑WEMEMRMEMW现在学习的是第16页

10、，共63页利用6116扩充为32位SRAM。6116（0）D0-D7D8-D15D16-D23D24-D316116（1）6116（2）6116（3）A0A10CSOEWE0WE1WE2WE3现在学习的是第17页，共63页动态RAM(Dynamic RAM)2164A0-A7DinWERASCASDout地址线：A0A7（分时复用）数据线：Din,Dout控制线：RAS 行地址锁存信号 CAS 列地址锁存信号 WE 写允许信号 片选信号由RAS兼任常用的DRAM有：2116（16K*1），2164A（64K*1），21256（256K*1），21464（64K*4),421000（1M*1），

11、424256（256*4），44100（4M*1）44400（1M*4），44160（256*16），416800（8M*2）416400（4M*4），416160（1M*16）以2164A为例：特点：集成度高，成本低，需动态刷新。现在学习的是第18页，共63页 DRAM芯片2164A的容量为64K1位，8片2164A构成64KB的存储器。2164（1）2164（8）A0A7RASCASWEDin07 Dout0-7 数据线现在学习的是第19页，共63页三、存储器片选信号及存储器芯片地址范围的确定三、存储器片选信号及存储器芯片地址范围的确定1、存储器片选信号与地址范围的关系 片选信号决定了存储

12、器芯片的高位地址。2、由片选信号的产生电路图确定芯片地址的范围例1、EPROM芯片2764A，实模式下设片选信号的产生电路如下：芯片地址范围如下：FE000H-FFFFFHA0-A12D0D7OECEA0-A12D0-D7MRDC&A19A18A13现在学习的是第20页，共63页&A18A13A19CE则芯片地址范围如下：7E000H-7FFFFH此片选信号采用的是全译码方式：即高位地址全部参 与译码。若片选信号产生电路如下：思考：思考：用2716（2K*8）构成存储器，要求地址范围为BF800HBFFFFH，采用全译码，片选信号应如何产生。现在学习的是第21页，共63页例2、以SRAM芯片6

13、116为例，设实模式下的片选信号产生电 路如下：CE&A18A17A12A19-A16 A15-A12 A11-A8 A7-A0 地址范围 0 1 1 1 1 1 1 1 0 0 0 0 0-0 7F000H-0 1 1 1 1 1 1 1 1 1 1 1 1-1 7FFFFH1 1 1 1 1 1 1 1 0 0 0 0 0-0 FF000H-1 1 1 1 1 1 1 1 1 1 1 1 1-1 FFFFFH部分译码方式：即存储芯片占据多个地址范围，其中任意一个地址区域用户均可使用，但剩余的地址空间只能空着不用。优点：电路相对简单缺点：浪费地址空间。现在学习的是第22页，共63页以上为线性

14、地址译码方式优点：电路简单。缺点：浪费地址空间。3、采用译码器产生片选信号：例1：用74LS138译码器做片选信号产生电路（以2764A为例）。A0-A12D0D7OECEA0-A12D0-D7MRDCE1E2E3CBAA19A17A16A18A15A14A13Y0地址范围如下B0000H-BFFFFH现在学习的是第23页，共63页四、存储器芯片的扩展四、存储器芯片的扩展 字长的扩展：主要用于多存储体中。在微机系统中，为能支持各种数据宽度操作，存储器一般都按字节编址，以字节为单位构成，就是说他的数据宽度为8位。对于CPU的外部数据总线为8位的微机(如8088系统等)，其存储器只需用单体结构；而

15、对于CPU外部数据总线为16位的微机系统(如 8086/80186/80286系统等)，一般需用两个8位存储体。对于以80386、80486等32位CPU为核心的微机系统，一般使用4个由字节组成的存储体。扩展方法：地址线全部连在一起，片选及控制信号全部连在一起，片0对应数据线D0D7，片1对应D8D15，以此类推即可。现在学习的是第24页，共63页容量的扩展：当单芯片容量不足时，例如用2片6116（2K*8）扩展为4K*8的存储器，此时涉及的主要问题是片选信号的产生。片选信号的产生方法 通常有线选法线选法、局部译码法局部译码法 和全译码法全译码法三种。线选法线选法 线选法除将低位地址线直接接片

16、内地址外，将余下的高位地址线，分别作为各个存储器芯片的片选控制信号。用于扩展量不大时用于扩展量不大时。现在学习的是第25页，共63页例如：2KB（1）CS2KB（2）CS2KB（3）CS2KB（4）CS2KB（5）CSA0A10A11A12A13A14A15地址分配如下：片1：F000H-F7FFH片2：E800H-EFFFH片3：D800H-DFFFH片4：C800H-CFFFH片5：7800H-7FFFH注意：寻址时高位地址应只有一位有效现在学习的是第26页，共63页局部译码法局部译码法 局部译码法是对高位地址总线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。2KB（

17、1）CS2KB（2）CS2KB（8）CSA0A10A11 A15选三条 3/8译码器Y0Y1Y7若取A11，A12，A13进行译码，设A15A14=00地址分配如下：片1：0000H-07FFH片2：0800H-0FFFH片3：1000H-17FFH 片8：3800H-3FFFH现在学习的是第27页，共63页全译码法全译码法 将余下的高位地址总线全部译码，译码输出作为各芯片的片选信号。4KB（1）CS4KB（2）CS4KB（16）CSA0A11A12 A15 4/16译码器Y0Y1Y15地址分配如下：片1：0000H-0FFFH片2：1000H-1FFFH片3：2000H-2FFFH 片16：

18、F000H-FFFFH现在学习的是第28页，共63页3.存储器地址分配与设置 设置存储器地址时，通常可按下列步骤进行：(1)根据系统实际装机存储容量，确定存储器在整个存储空间的位置。(2)选择合适的存储芯片，画出地址分配图或列出地址分配表。(3)根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内单元选择的地址线，进而画出片选译码电路。(4)画出存储器与地址总线的接口连线图现在学习的是第29页，共63页例：为某8位微机（地址总线为16位）设计一个12KB容量的存储器，要求EPROM区为8KB，从0000H开始，采用2716芯片；RAM区为4KB，从2000H开始，采用

19、2114芯片。解：地址分配表如下：容量分配 芯片型号 地址范围 容量分配 芯片型号 地址范围 2KB 2716 0000H-07FFH 1KB 2114 2000H-23FFH 2KB 2716 0800H-0FFFH 1KB 2114 2400H-27FFH 2KB 2716 1000H-17FFH 1KB 2114 2800H-2BFFH 2KB 2716 1800H-1FFFH 1KB 2114 2C00H-2FFFH现在学习的是第30页，共63页方案一：ROM、RAM分别译码方式则ROM的地址位图如下：RAM的地址位图如下：A15 A14 A13 A12 A11 A10-A0 0 0

20、0 0 0 全0-全1 0 0 0 0 1 全0-全1 0 0 0 1 0 全0-全1 0 0 0 1 1 全0-全1 A15-A12 A11 A10 A9-A0 0 0 1 0 0 0 全0-全1 0 0 1 0 0 1 全0-全1 0 0 1 0 1 0 全0-全1 0 0 1 0 1 1 全0-全1现在学习的是第31页，共63页0000-07FF1000-17FF1800-1FFF2C00-2FFF2000-23FF2400-27FF2800-2BFF0800-0FFFEAB 74LS139EAB&A15A14A13A12MREQA11A10现在学习的是第32页，共63页方案二：二次译码

21、方式则地址位图如下：A15 A14 A13 A12 A11 A10-A0 0 0 0 0 0 全0-全1 0000-07FF 0 0 0 0 1 全0-全1 0800-0FFF 0 0 0 1 0 全0-全1 1000-17FF 0 0 0 1 1 全0-全1 1800-1FFF 0 0 1 0 0 全0-全1 2000-27FF 0 0 1 0 1 全0-全1 2800-2FFFROMRAM现在学习的是第33页，共63页五五 高速缓冲存储器技术高速缓冲存储器技术 为了提高程序的运行速度，在现代微机系统中，采用了高速缓冲存储器（Cache）技术。它的用途是把程序中正在使用的部分(活跃块)存放在

22、速度快、容量小的Cache中，使CPU的访问操作大多数对Cache进行，从而大大提高CPU的访问的速度。Cache采用存取速度快的SRAM器件构成。通常分为两级：集成在CPU芯片中的Cache称为一级(L1 Cache)，安装在主板上的Cache称为二级（L2 Cache），容量较大，从几百KB到几MB不等。现在学习的是第34页，共63页六六 x86的存储器结构与存储管理的存储器结构与存储管理1.内存配置及结构80486的内存配置的内存配置配置名称地址范围(H)配置说明主存储器(640KB)007FFFF08000009FFFF系统板上512KB系统存储器系统板上128KBI/O通道基本RAM

23、现在学习的是第35页，共63页配置名称地址范围(H)配置说明内存 保留区(384K)0A00000BFFFF0C00000DFFFF0E00000EFFFF0F00000FFFFF128KB I/O扩展ROM128KB视频显示RAM系统板上保留的64KB，作为FE0000FEFFFF的副本64KB系统板ROM(BIOS等)，其副本在FF0000FFFFFF现在学习的是第36页，共63页配置名称地址范围(H)配置说明扩展(扩充)存储器XMS(EMS)10000010FFFF110000F5FFFFF60000FDFFFFFE0000FEFFFFFF0000FFFFFF01000000 FFFFF

24、FFF这64KB叫高位内存区HMA14.32MB I/O通道扩充用存储器，不用与系统板512KBI/O通道扩充用存储器，不用与系统板系统板上保留的64KB，其副本在0E00000EFFFF系统板上64KB ROM(BIOS等)，以0F00000FFFFF为副本现在学习的是第37页，共63页2.存储器工作方式及原理 x86的存储器有三种工作方式，即实地址方式实地址方式、保护虚地址方式保护虚地址方式 和 虚拟虚拟8086方式方式。实地址方式实地址方式 是8028680486最基本的工作方式，与8088/8086工作方式基本相同，只能在1MB范围内寻址，故不能管理和使用扩展存储器。虚拟虚拟8086方

25、式方式 实质上是保护虚地址方式下的一种子方式，它们都是建立在虚拟存储和保护两大机制的基础上的工作方式，并且支持多用户、多任务操作。现在学习的是第38页，共63页虚拟存储管理机制 虚拟存储器极其管理技术是现代操作系统的重要特征之一，是支持多任务、多用户操作及动态内存分配的关键技术，它将外存资源与内存资源进行统一管理，解决了用较小容量的内存运行大容量的软件问题。虚拟存储器（简称虚存）实际上是一种由操作系统的存储管理软件对内存和外存资源进行统一分配和程序调度的存储器管理技术。它将内存和外存统一编址，形成一个比内存空间大许多的存储空间，称虚拟存储空间。现在学习的是第39页，共63页虚拟存储管理机制:采

26、用分段分页机制 分段分页机制的基本思想是：首先使用分段机制，将虚拟地址空间分成一个个大小不等的逻辑段。将虚拟地址用间接指向段基址的段选择符和段内偏移量两部分表示，并将虚拟地址转换为一个中间地址空间的地址，这一中间地址空间称为线形地址空间，其地址称为线形地址。线形地址空间是一个不分段的连续的地址空间。然后再使用分页机制，将线形空间分成若干固定大小的页，将线形地址用页基址和页内偏移量表示，并将线形地址转换为物理地址。现在学习的是第40页，共63页x86存储器分段分页机制示意图存储器分段分页机制示意图150段选择符310偏移量分段机制虚拟地址线形地址31010CR0的PC位=1。分页=0。不分页分页

27、机制310物理地址现在学习的是第41页，共63页 简介 x86CPU保护模式下软件结构保护机制存储器管理机制的保护功能表现在两方面：1.每个任务有不同的虚地址空间，使不同任务间互相隔离，受到保护。2.同一任务内的不同程序段受到保护。由于对不同程序段定义了四种特权级，这样同一任务中特权级高的程序不可能被应用程序破坏。现在学习的是第42页，共63页 一、保护模式概述一、保护模式概述1.可以提供虚拟存储器管理、分页、多任务的高级软件结构。是WINDOWS,OS/2,UNIX操作系统使用的操作模式2.将寄存器CR0中的PE位置1从而切换到保护模式。3.CPU可访问的物理存储空间为4GB （32位），程

28、序可用的虚拟存储空间64TB（46）。4.段的长度在启动页功能时为4GB，不启动页功能时为1MB现在学习的是第43页，共63页二、保护模式下的软件体系结构二、保护模式下的软件体系结构1 1、寄存器模型、寄存器模型、寄存器模型、寄存器模型：保护模式下寄存器模型是实模式下的超集。（1 1）、基本寄存器）、基本寄存器EAX、EBX、ECX、EDX可字、字节、双字操作。EIP：可字、双字使用。ESP、EBP、ESI、EDI：32位，功能同实模式。EFLAGS：32位，但只使用十五位。现在学习的是第44页，共63页31 19 18 17 16 15 14 1312 11 10 9 8 7 6 5 4 3

29、 2 1 0AC VM RF NT IOPLOF DF IF TF SF ZF AF PF CF FLAGSEFLAGS IOPL：共占两位，可表示0-3级4个I/O特权级。NT：任务嵌套标志，为1表示一个任务嵌套在另一任务中。RF：恢复标志，为1，即使遇到断点或调试故障，也不产 生异 常中断。VM：虚拟8086模式设定位，为1则为虚拟8086模式。AC：对准检查标志，检查字及双字是否对准。2、系统级寄存器、系统级寄存器 4个系统地址寄存器GDTR、LDTR、IDTR、TR，4个控制寄存器CR0-CR3，一般由操作系统进行访问。现在学习的是第45页，共63页控制寄存器 31 30 29 28

30、19 18 16 5 4 3 2 1 0CR0 PG CD NW保留AM WP 保留NE ET TS EM MP PECR1保留CR2 页 FAULT 线 性 地 址CR3页目录基址寄存器保留 PCD PWT控 制 寄 存 器 CR0：存放整个系统的控制标志 CR1：为其它产品保留，未用 CR2：保存页故障32位线性地址 CR3：保存页目录在内存的基地址现在学习的是第46页，共63页CR0：保护模式配置和状态信息。PE：保护模式允许，置1，进入保护模式。MP：是否含有数学协处理器。EM：是否用到了软件模拟器执行数学运算。ET：是否安装80387协处理器。TS：在切换任务时自动置1。NE：数值异

31、常中断控制位。WP：写保护控制位，用来保护用户级的那些页。AM：对准屏蔽控制位，与状态标志AC配合使用。NW：非通写控制位，用来控制CACHE操作。CD：CACHE禁止位，为1，禁止对CACHE填充写入。PG：页功能控制位，为1，分页部件有效。现在学习的是第47页，共63页 CR2、CR3：只在分页机制下有用。此时物理存储器的寻址由一种地址转换机制完成，该机制包含一个页目录表和一个 页表，它们都放在物理存储器中。CR3包含页目录基址寄存器PDTR，其高20位页目录基址指向页目录的开头。如果某页不在存储器中，则在页转换时会发生分页错误，此时80486将发生缺页的地址保存在CR2中，所以CR2记作

32、缺页线性地址。现在学习的是第48页，共63页段寄存器：保护模式下称为段选择符寄存器，其值不再是基址，而是选择符。TI：选择访问段描述符时用的表。RPL：指定选择符的请求特权级。可为00，01，10，11 13位索引 64位高速缓存CS TI RPLSSDSESFSGS 选择符 描述符高速缓冲器现在学习的是第49页，共63页2、存储器管理及物理地址的形成：、存储器管理及物理地址的形成：虚拟地址和虚拟地址空间：保护模式下虚拟地址仍由两部分组成：段基址和偏移地址基址：16位段选择符，14位有效，低两位为请求特权级。偏移地址：32位，存放在EIP、ESP、EBP、EDI、ESI等中 ，或为立即数。虚拟

33、地址空间：14位+32位=64位虚拟地址空间的分段：分段模型中，64T的虚拟存储空间分成了32T字节的全局存储器地址空间和32T的局部存储器地址空间。多处理软件环境中，一个应用通常表示为一些任务的集合，当80486启动一个任务时，它可以激活全局存储器段或局部存储器段。现在学习的是第50页，共63页全局存储器段是若干段，是所有任务都能访问的存储区，每一任务又有自己的若干局部存储段是只允许该任务访问的。全局存储器段的基地址（32位）及段长（20位）、属性（12位）信息构成一个该段的段描述符，所有的全局存储器段描述符构成一个表，称为全局描述符表GDT，该表的首地址（32位）及表的长度（16位）存放在

34、全局描述符表寄存器GDTR中。局部存储器段是某一任务特定的存储区，只有该任务才能访问，所有该任务的局部存储器段的说明符存放在一起，构成局部描述符表LDT，该表的首地址存放在GDT中，由局部描述符表寄存器LDTR中的16位选择符确定其在GDT中的偏移地址。现在学习的是第51页，共63页 BASE LIMITGDTR 32位基地址 16位段限段限全局段描述符 段基址现在学习的是第52页，共63页 15 0 63 0LDTR 选择符 局部描述符表高速缓存 段限 段描述符GDT送入LDT16位选择符LDT首地址现在学习的是第53页，共63页段式地址转换：15 3 2 0 63 0 GDTLDT索引TI

35、RPL 段选择符CS 描述符高速缓存TI=0TI=131 0段的首地址31 0偏移地址EIP+存储单元的线性地址如果禁用分页机制，线性地址=物理地址现在学习的是第54页，共63页分页原因：如程序全段进入内存，则内存被充满，不利于多任务。中小程序占多数，造成内存碎片，浪费内存空间。一个段中只有少数程序被使用，不必将全段调入内存。页式地址转换：4GB物理存储空间在允许分页时按4KB为1页，分为1M页（2的20次幂）。页表：从0开始，每一组相邻连续的1K个页为一个低级管理单元。每一页的起始地址（低12位为0），1K个地址集中排列存放，构成一个页表，其中每一项称为一个页表项，每个页表项占4个字节，整个

36、页表占4K个空间。现在学习的是第55页，共63页页目录表：对1024个页表实施管理，每一个页表有一个起始地址（低12位全为0），1024个地址集中存放，构成页目录表，每一项称为页目录项，每个页目录项4个字节，页目录表占4K个字节。一页1K页1K页表页表页目录1K页1K页表现在学习的是第56页，共63页CR3页目录基址寄存器线性地址 目录 表 偏移量 31 21 11 0页桢页目录表页表现在学习的是第57页，共63页3、中断、中断n n中断入口地址表中断入口地址表 可以存放在存储器空间的任何地方。其起始地址可以存放在存储器空间的任何地方。其起始地址和大小由和大小由IDTRIDTR来确定。来确定。

37、n n中断描述符表寄存器中断描述符表寄存器IDTRIDTR 中断描述符表中断描述符表IDTIDT：存放：存放256256个中断的中断描述符，即个中断的中断描述符，即中断入口的说明。中断入口的说明。IDTRIDTR：低：低2 2个字节个字节LIMITLIMIT，规定，规定IDTIDT按字节算的大小；按字节算的大小；高高4 4个字节个字节BASEBASE，指示，指示IDTIDT在物理存储器中的位置。在物理存储器中的位置。中断描述符表中的项：中断描述符，中断门。中断描述符表中的项：中断描述符，中断门。共共8 8字节长，字节长，4 4字节为中断服务程序入口地址在逻辑段中的字节为中断服务程序入口地址在逻

38、辑段中的偏移量，偏移量，2 2字节为对应逻辑段的段选择符，用来指示该段描述字节为对应逻辑段的段选择符，用来指示该段描述符在符在GDTGDT中的位置，从而取得段描述符，得到段的基地址，中的位置，从而取得段描述符，得到段的基地址，2 2字节为访问权限等信息。字节为访问权限等信息。现在学习的是第58页，共63页 BASE LIMITIDTR 32位基地址 16位段限段限段选择符在GDT中确定段基址偏移量中断入口地址IDT中断n现在学习的是第59页，共63页n n任务寄存器任务寄存器TRTR 任务状态段任务状态段TSSTSS：包含启动任务所必须的信息，诸如用户：包含启动任务所必须的信息，诸如用户可访问

39、的寄存器的初值。构成一个存储块。可访问的寄存器的初值。构成一个存储块。TRTR：16 16位选择符，用于确定在位选择符，用于确定在GDTGDT中段描述符的位置中段描述符的位置 ，取，取出的段描述符送入出的段描述符送入4848位的任务描述符表高速缓存。低位的任务描述符表高速缓存。低2 2个字节个字节LIMITLIMIT，规定，规定TSSTSS按字节算的大小；高按字节算的大小；高4 4个字节个字节BASEBASE，指示，指示TSSTSS在物理存储器中的位置。在物理存储器中的位置。每个任务都有自己的每个任务都有自己的TSSTSS，当前执行的任务可将其选择符，当前执行的任务可将其选择符送入送入TRTR中，从而选择到自己的中，从而选择到自己的TSSTSS。现在学习的是第60页，共63页 选择符 任务描述符表高速缓存TR 16位选择符 BASE LIMIT 段限 段描述符GDT送入TSS现在学习的是第61页，共63页4、堆栈、堆栈 保护模式下，由SS中的堆栈段选择符得到相应的堆栈段描述符，经过段页转换得到堆栈段的物理首地址，与ESP相加即得到当前32位的栈顶地址。5、I/O管理管理 同实模式现在学习的是第62页，共63页作业n nP154 2、5、7、8、10现在学习的是第63页，共63页