数字电路复习题45131.pdf

《数字电路复习题45131.pdf》由会员分享，可在线阅读，更多相关《数字电路复习题45131.pdf（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电路复习题（选择、填空、判断）第一章 数制与码制 选择题 1.与十进制数（53）10 等值的数为（A）A.(100111)2 B.(110101)2 C.(25)16 D.(33)16 2.十进制数 25 用 8421BCD 码表示为（B）A.10101 B.00100101 C.11001 D.3.在下列一组数中，最大数是（C）A.(258)10 B.(0)2 C.(103)16 D.(0000)8421BCD 4.十-二进制转换：（）10（C）2 A.B.C.D.5.将十进制数 35 表示为 8421BCD 码是（C）A.100011 B.100011 C.110101 D.11010

2、00 6.将二进制数转换为十进制数是（B）A.B.C.D.7.十二进制转换：（117）10（A）2 A.1110101 B.1110110 C.1100101 D.110101 判断题 1.数字信号是离散信号，模拟信号是连续信号。（）2.格雷码具有任何相邻码只有一位码元不同的特性。（）3.8421 码又称 BCD 码，是十进制代码中最常用的一种。8421 码属于恒权码。（）4.直接对模拟量进行处理的电子线路称为数字电路。（X）填空题 1.自然界物理量按其变化规律的特点可分为两类，为 模拟量 和 数字量 。2.数字信号的特点是在 时间上 和 数量上 都是离散变化的。3.(167)10=（）2=（

3、0001）8421BCD。4.(193)10=（C1）16=（0001）8421BCD。5.二进制数 01011001 对应的十六进制数（59）16，表示十进制数是 89。6.BCD 余 3 码对应的十进制数 526 ，表示成 BCD8421 码是 0。7.（101101）2=（45）10=（01000101）8421BCD。第二章 逻辑代数基础 选择题 1.在何种输入情况下，“或非”运算的结果是逻辑 1。（C）A.全部输入是 1 B.任一输入是 1 C.全部输入是 0 D.仅一输入是 0 2.在何种输入情况下，“与非”运算的结果是逻辑 0。（C）A.全部输入是 0 B.任一输入是 0 C.全

4、部输入是 1 D.仅一输入是 0 3.逻辑代数中，基本逻辑运算是 （B）A.异或、同或 B.与、或、非 C.加减乘除 D.与非、或非、与或非 4.逻辑代数中，基本逻辑运算是 （B）A.与非、或非、与或非 B.与、或、非 C.交换律、分配律、结合律 5.下面逻辑式中，正确的是 （B）A.AB=AB+AB B.A+AB=A C.(A+B)=A+B +1=A 6.下面逻辑式中，正确的是 （B）A.AB=AB+AB B.(A+B+C)=ABC C.(ABC)=ABC D.A+BC=A 7.下面逻辑式中，不正确的是 （C）A.(AB)=AB+AB B.A+BC=(A+B)(A+C)C.(ABC)=ABC

5、 D.(A+B+C)=ABC 8.关于最简与或式描述正确的是 （B）A.和标准与或式是同一个概念 B.表达式中乘积项最少,且每个乘积项的变量个数最少 C.和最小项之和表达式是同一个概念 D.每个函数的最简与或式都是唯一的 9.最简与或式的标准是 （C）A.表达式中乘积项最多,且每个乘积项的变量个数最多 B.表达式中乘积项最少,且每个乘积项的变量个数最多 C.表达式中乘积项最少,且每个乘积项的变量个数最少 D.表达式中乘积项最多,且每个乘积项的变量个数最多 10.下列最小项中哪一项不是 AB CD 的相邻项 （C）A.ABCD BCD C.ABCD D.ABCD 11.逻辑项 AB CD 的相邻

6、项是 （A）A.ABCD B.ABCD C.ABCD D.ABCD 12.根据 A(B+C)=AB+AC，可得 A+BC=(A+B)(A+C)，其中使用了（D）A.德.摩根定理 B.代入定理 C.反演定理 D.对偶定理 13.根据 A+AB=A，可得 A+ABCD=A，其中使用了 （A）A.代入定理 B.反演定理 C.对偶定理 D.德.摩根定理 14.（C）是分析和设计数字电路的重要工具，利用它可以把实际问题抽象为逻辑函数来描述，来解决逻辑电路的设计和分析问题。A.卡诺图 B.算术代数 C.逻辑代数 D.组合逻辑 15.逻辑函数中的最小项，（B）。A.任何两个不同的最小项乘积为 1。B.所有最

7、小项的“和”等于 1。C.所有最小项的乘积为 1。D.任何两个不同的最小项的“和”为 0。16.卡诺图是利用基本公式（A）实现多变量函数化简 A.AB+AB=A B.(A+B)=AB C.A+A=1 D.A+B=B+A 17.（A）是利用基本公式 AB+AB=A 实现多变量函数化简 A.卡诺图 B.逻辑图 C.状态转换图 D.电路图 18.如图所示，函数 Y=AB+ABC+ABC 的卡诺图化简法表示正确的是(C )A.(a)正确 B.(b)正确 C.(c)正确 D.(d)正确 19.如图所示，函数 Y=BC+ABC+ABC的卡诺图化简法表示正确的是(C )A.(a)正确 B.(b)正确 C.(

8、c)正确 D.(d)正确 判断题 1.数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（）2.AB+BC+AC 可化简为 AB+BC。（X）3.B+AC+A(BC)可化简为 A+B+C。（）4.A+1=A （X）5.四个“与非”门可组成一个“异或”门 （X）6.条件 ABC=0 且 ABC=0 可以写成 ABC+ABC=0 （）7.ABC+ABC=AC （）8.因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。（X）9.异或函数与同或函数在逻辑上互为对偶函数。（）填空题 1.逻辑函数式 Y=A（B+C）1 的对偶式是 A+BC+0 .2.利用反演定理，已知 Y=A（

9、B+C）,求反函数 Y=A+BC.3.（A+B+C）=m(0 )=M(1,2,3,4,5,6,7 )。第三章 门电路 选择题 1.场效应管包括三极，分别是 （B）。A.发射极、基极、集电极 B.源极、漏极、栅极 C.截止区、饱和区、放大区 2.晶体三极管包括三极，分别是 （A）。A.发射极、基极、集电极 B.源极、漏极、栅极 C.截止区、饱和区、放大区 3.TTL 电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”（A）。A.悬空 B.通过电阻 50 接地 C.通过电阻 510 接地 D.接地 4.TTL 电路在正逻辑系统中，以下各种输入中相当于输入逻辑“0”的是(D )A.悬空 B.通过

10、电阻 接电源 C.通过电阻 接地 D.通过电阻 510 接地 5.CMOS 集成电路比 TTL 集成电路具有（B）特点，是目前应用广泛的集成电路之一。A.功耗高 B.电压控制、功耗低 C.集成度大 6.数字器件是利用半导体的（B），按其工艺结构不同分为 TTL 器件和 CMOS 器件。A.饱和区 B.开关特性 C.放大区 D.截止区 7.74 系列 TTL 电路如下图所示，则图中的输出状态 Y 为（A）A.高电平 B.低电平 C.高阻态 8.如图所示，该电路图是一个 (B )A.反相器 B.传输门 C.漏极开路门 D.三态门 判断题 1.半导体二极管具有单向导电性 （）填空题 1.漏极开路门的

11、英文缩写为 OD 门，集电极开路门的英文缩写为 OC 门 2.数字集成电路中，TTL 集成电路采用双极型三极管作为开关器件；CMOS 集成电路采用 MOS 管作为开关器件。3.门电路的输入、输出高电平赋值为 1 ，低电平赋值为 0 ，这种关系称为正逻辑关系。4.门电路的输入、输出高电平赋值为 0 ，低电平赋值为 1 ，这种关系称为负逻辑关系。5.三极管可工作在 截止 区、放大区和 饱和 区。第四章 组合逻辑电路 选择题 1.全加器是指 (B )。A.两个同位的二进制相加 B.两个同位的二进制数及来自低位的进位三者相加 C.两个同位的二进制相与 2.半加器是指 (B )。A.两个同位的二进制相与

12、 B.两个同位的二进制相加 C.两个同位的二进制数及来自低位的进位三者相加 3.用四选一数据选择器实现函数 Y=A1A0+A1A0，则 （D ）。A.D0=D1=1，D2=D3=0 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D2=0，D1=D3=1 4.组合逻辑电路和时序逻辑电路的最大区别是 （D）。A.电路中晶体管的工作状态 B.电路所处理的信号 C.构成电路的半导体器件 D.电路是否有记忆能力 5.组合逻辑电路和时序逻辑电路比较，其差异在于后者 （B）。A.有时钟信号 B.包含存储电路 C.输出只与当时输入有关 D.输出与当时输入无关 6.组合电路中

13、，消除竞争冒险的常用方法有 (D )。A.引入封锁脉冲，引入选通脉冲 B.接入滤波电容 C.修改逻辑设计增加冗余项 D.A,B 和 C 都是 7.组合电路的分析是指 （C）。A.已知逻辑要求，求解逻辑图的过程 B.已知函数表达式，求解逻辑图的过程 C.已知逻辑图，求解逻辑功能的过程 8.十六路数据选择器，其地址输入(选择控制输入)端有（）个 （B）。A.8 B.4 C.16 D.2 9.四路数据选择器，其地址输入(选择控制输入)端有（）个 （B）A.1 B.2 C.3 D.4 10.属于组合逻辑电路的部件是 (A )A.译码器 B.寄存器 C.触发器 D.计数器 11.在下列逻辑电路中，不是组

14、合逻辑电路的是 （C）A.编码器 B.加法器 C.寄存器 D.译码器 12.组合逻辑电路由基本的与、非、或电路组成，不是组合逻辑电路的是 （C）A.编码器 B.译码器 C.计数器 D.加法器 13.数字集成电路按制造工艺不同分类有双极型 TTL 和 CMOS 型，按（A）区分有组合逻辑电路和时序逻辑电路。A.逻辑功能 B.制造工艺 C.输出结构 D.规模大小 判断题 1.组合逻辑电路中存在竞争不一定存在冒险。（）2.组合逻辑电路结构上的特点是既包含门电路，还包含存储单元。（X）3.组合逻辑电路的输出不仅取决于该时刻的输入，还与电路原来的状态有关。（X）4.中规模集成组合逻辑电路附加的控制端，既

15、可用于控制电路的状态，又可作为输出信号的选通输入端，还能用作扩展电路功能。（）5.并行加法器比串行加法器运算速度快。（）6.设计多位并行加法器时，采用先行进位方法的目的是提高运算速度。（）7.由逻辑门构成的电路一定是组合逻辑电路。（X）8.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（X）9.8421BCD 可直接连接七段显示数码管进行十进制数显示 （X）10.组合逻辑电路一定要有记忆单元，可以没有输入逻辑变量 （X）11.组合逻辑电路不含有记忆功能的逻辑器件。（）12.编码是译码的逆过程 （）13.组合电路有可能存在竞争-冒险现象 （）14.组合逻辑电路中存在竞争就一定存在冒

16、险。（X）15.组合逻辑电路设计一定要考虑竞争冒险现象，因为当两个输入信号同时向相反的逻辑电平跳变时，输出时会产生尖峰脉冲干扰。（X）16.四 路 数 据 选 择 器，其 地 址 输 入(选 择 控 制 输 入)端 有2个 （）17.并行加法器采用先行进位（并行进位）的目的是简化电路结构。（X）18.十六路数据选择器，其地址输入(选择控制输入)端有 4 个。（）填空题 1.根据逻辑功能的不同特点，把数字电路分为两大类，一类为 组合逻辑 电路，另一类为 时序逻辑 电路。2.组合逻辑电路由基本的 与、或、非 门电路组成，可实现逻辑运算功能。3.与普通编码器相对应的是 优先 编码器；与串行进位加法器

17、相对应的是 并行 加法器。4.译码 是编码的反操作；目前常用的编码器有普通编码器和 优先编码器 5.8 选 1 的数据选择器，地址线有 3 条。第五章 触发器 选择题 1.（A）触发器没有时钟 CP 输入。A.SR 锁存器 B.JK 触发器 C.D 触发器 D.主从触发器 2.主从触发器中，主触发器在 CP1 期间其状态只变化一次的是（A）。A.主从 JK 触发器 B.主从 SR 触发器 C.D 触发器 D.所有主从触发器 3.对于 JK 触发器，若 J=K，则可完成（D）触发器的逻辑功能。A.SR B.T C.D D.T 4.JK 触发器 Q 端在 CP 作用下实现 0 转换为 1，对输入信

18、号 JK 的要求为(A )A.1X B.X0 C.OO D.X1 5.JK 触发器 Q 端在 CP 作用下实现 1 转换为 0，对输入信号 JK 的要求为 (D )A.1X B.X0 C.OO 6.下列触发器，有约束条件的是 (B )A.边沿 D 触发器 B.同步 RS 触发器 C.主从 JK 触发器 D.边沿 JK 触发器 7.下列触发器，没有约束条件的是 (D )A.基本 RS 触发器 B.同步 RS 触发器 C.主从 RS 触发器 D.边沿 JK 触发器 8.有与非门组成的 SR 锁存器不允许输入的变量组合 SR为 （A）A.OO B.O1 C.10 D.11 9.时钟有效边沿到来时，输

19、出状态和输入信号相同的触发器叫 (C )A.RS 触发器 B.T 触发器 C.D 触发器 D.JK 触发器 10.和门电路一样，（C）也是构成各种复杂、数字系统的一种基本逻辑单元，它有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时，状态保持不变。因此，可以作为二进制存储单元使用，又叫做半导体存储单元。A.计数器 B.异或门 C.触发器 D.编码器 11.仅具有置“0”和置“1”功能的触发器是 （C）锁存器 B.钟控 RS 触发器 C.D 触发器 D.JK 触发器 12.仅具有保持和翻转功能的触发器是 （B）A.RS 触发器 B.T 触发器 C.D 触发器 D.

20、JK 触发器 13.TTL 集成触发器异步置 0 端（RD）和异步置 1 端（SD）在触发器正常工作时应（B）A.RD=1，SD=0 B.RD=1，SD=1 C.RD=0，SD=1 D.RD=0，SD=0 判断题 1.主从 JK 触发器、边沿 JK 触发器和同步 JK 触发器的逻辑功能不相同。（X）2.凡是采用主从 SR 结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式。（）3.RS 触发器的约束条件 RS=0 表示不允许出现 R=S=0 的输入。（X）4.边沿触发器的次态仅取决于时钟信号的上升沿或下降沿到达时输入的逻辑状态。（）5.主从 JK 触发器输出只能由 0 变为 1，不能由 1

21、变为 0。（X）6.边沿 JK 触发器输出由 0 变为 1，其对 J、K 的要求必须分别是 1、0。（X）7.要使 JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为 11。（）8.主成 JK 触发器和边沿 JK 触发器的逻辑符号完全一样 （X）9.JK 触发器可转换成 D 触发器，但 D 触发器不能转换成 JK 触发器.（X）10.主从 JK 触发器中的主触发器，在 CP1 期间其状态能且只能变化一次。（）填空题 1.若用触发器组成某十一进制加法计数器，需要 4 个触发器，有 5 个无效状态。2.一个触发器具有 2 个稳定状态，能存 1 位二进制数。3.触发器的基本特点之一是具有两个

22、稳定状态：0 状态和 1 状态。4.两个与非门构成的 SR 锁存器的功能有 保持 、置 1 、置 0 。电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。5.JK 触发器具有 保持、置 0、置 1、翻转 功能。使 JK 触发器实现 Q*=Q的功能，则输入端 J=1，K=1 。6.D 触发器的输入端有 1 个，具有 置 0 和置 1 功能。7.JK 触发器特性方程为 Q*=JQ+KQ，触发器特性方程为 Q*=D 。8.触发器规定 Q=1，Q=0 时为触发器的 1 状态。Q=0，Q=1 时为触发器的 0 状态。第六章 时序逻辑电路 选择题 1.时序逻辑电路按电路输出信号的特性可分为 Meal

23、y 型和 Moore 型，其中 Moore 型时序电路的输出取决于(D )。A.与现态和外输入均无关 B.既与现态也与外输入有关 C.仅与当前外输入有关 D.仅决定于电路的现态 2.同步时序电路和异步时序电路比较，其差异在于后者 (B )A.没有稳定状态 B.没有统一的时钟脉冲控制 C.没有触发器 D.输出只与内部状态有关 3.时序逻辑电路的输出不仅与当前输入有关，而且还取决于存储电路 （B）A.当前的状态 B.过去的状态 C.以后的状态 D.现在的状态 4.设集成十进制加法计数器的初态为 Q3Q2Q1Q0=0001，则经过 5 个 CP 脉冲以后计数器的状态为(A )。A.O110 B.O0

24、00 C.O101 D.1001 5.寄存器是一种（D）。A.基本组合电路 B.脉冲电路 C.基本门电路 D.基本时序电路 6.四个触发器可以构成的计数器的最大计数长度（进制数）为（B）。A.4 B.16 C.8 D.2 7.Moore 型时序电路的输出 (A )A.仅决定于电路的现态 B.仅与当前外输入有关 C.既与现态也与外输入有关 D.与现态和外输入均无关 8.Mealy 型时序电路的输出 (C )A.仅决定于电路的现态 B.仅与当前外输入有关 C.既与现态也与外输入有关 D.与现态和外输入均无关 9.下列单元电路中，属于时序逻辑电路的是 （A ）。A.计数器 B.译码器 C.编码器 D

25、.加法器 10.时序逻辑电路一定有记忆单元，不是时序逻辑电路的是 （C ）A.计数器 B.移位寄存器 C.加法器 D.555 定时器 11.时序逻辑电路一定有记忆单元，不是时序逻辑电路的是 （B ）A.计数器 B.编码器 C.定时器 D.寄存器 12.描述时序逻辑电路的次态/现态逻辑功能用 （C ）A.真值表 B.卡诺图 C.状态转换图或状态转换表 13.描述（）的次态/现态逻辑功能用状态转换图或状态转换表。（C ）A.组合电路 B.逻辑电路 C.时序电路 D.逻辑图 14.余三循环码是一种变形码，其特点是相邻的两个代码之间仅有一位状态不同，应用在计数器设计时，译码时不会发生（D）现象 A.串

26、行移位 B.移位 C.溢出 D.竞争冒险 15.（A）是一种变形码，其特点是相邻的两个代码之间仅有一位状态不同，应用在计数器设计时，译码时不会发生竞争冒险现象 A.余三循环码 B.8421 码 C.BCD 码 D.格雷码 16.如图所示，由同步计数器 74LS160 构成的是 (A )。A.7 进制 B.8 进制 C.9 进制 D.10 进制 17.图中所示电路，是用 74LS192 异步清零功能构成的 N 进制计数器，其 N=（D ）。A.10 B.9 C.7 D.6 18.如图所示，由四位二进制同步计算器 74LS161 构成的是 (A )A.10 进制 B.11 进制 C.12 进制 D

27、.13 进制 19.如图所示，由四位二进制同步计算器 74LS161 构成的是.(D )A.5 进制 B.10 进制 C.16 进制 D.11 进制 判断题 1.把一个 3 进制计数器与一个 10 进制计数器串联可得到 13 进制计数器。（X）2.一个三位二进制计数器，其模为 8。（）3.一个四位二进制计数器，其模为 8。（X）4.把一个 5 进制计数器与一个 10 进制计数器串联可得到 15 进制计数器。（）5.寄存器是一种基本时序电路。（X）6.寄存器都不具有移位功能。（X）7.异步时序电路具有统一的时钟控制。（X）8.只由逻辑门也可构成的时序逻辑电路。（）9.异步计数器不需要时钟信号。（

28、X）10.移位寄存器不具有串并行转换的功能。（X）11.异步计数器一般结构比同步计数器简单，但速度比同步计数器慢。（）12.计数器除用于对时钟脉冲计数外，还可用于分频。（）13.在 Moore 型电路中，输出信号仅仅取决于存储电路的状态。（）14.在 Mealy 型电路中，输出信号仅仅取决于存储电路的状态 （X）15.模 16 计数器需四个触发器。（）16.时序电路有可能存在竞争-冒险现象。（）17.寄存器是一种基本时序电路。（）18.寄存器是一种基本组合电路。（X）19.时序逻辑电路含有记忆功能的逻辑器件。（）填空题 1.描述一个时序逻辑电路的功能，必须使用三个方程式，它们是输出方程、驱动

29、方程和 状态方程。2.组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。3.寄存器按照功能不同可分为两类，其中移位寄存器具有 存储代码 功能和 移位 功能。4.时序逻辑电路可分为 同步逻辑电路 和 异步逻辑电路 两大类。5.若用触发器组成某十三进制加法计数器，需要 4 个触发器，有 3 个无效状态。6.异步时序逻辑电路可分为两类，分别是 脉冲 异步时序逻辑电路和 电平 异步时序逻辑电路。7.构成六进制计数器最少要采用 3 位触发器，这时构成的电路有 6 个有效状态 2 个无效状态。8.使用 4 个触发器构成的计数器最多有 16 个有效状态。9.4 位二进制加法计数器现时的

30、状态为 0111，当下一个时钟脉冲到来时，计数器的状态变为1000.第七章 半导体存储器 选择题 1.动态随机存储器即 （C）A.ROM B.SRAM C.DRAM D.PROM 2.静态随机存储器即 （B）A.ROM B.SRAM C.DRAM D.PROM 3.储器具有 8 根地址线和 8 根双向数据线，则该存储器的容量为 （C）。A.83 B.88 C.2568 D.256256 4.半导体存储器中，电路结构简单，在断电后数据不会丢失的存储器是 （B）。A.SRAM B.ROM C.DRAM 5.只读存储器 ROM 中的内容，当电源断掉后又接通，存储器中的内容 (B )A.不可预料 B.

31、保持不变 C.全部为 1 D.全部为 0 6.随机存取存储器 RAM 具有功能是 (D )A.只写 B.无读/写 C.只读 D.读/写 7.半导体存储器由存储矩阵，（D）组成 A.寄存器 B.译码器 C.译码器和寄存器 D.地址译码器和输入输出电路 8.半导体存储器从存取功能上分类有 （C）。A.PLD 和 CPLD B.TTL 和 CMOS C.RAM 和 ROM 判断题 1.所有的半导体存储器在运行时都具有读和写的功能。（X）2.ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。（X）3.MOS 电路具有功耗低集成度高的优点，目前大容量的存储器都采用 MOS 工艺制作。（）4.快闪存

32、储器是只读存储器的一种。（）1（填空）存储器容量的扩展的两种方式是 字扩展 方式和 位扩展 方式。第八章 可编程逻辑器件 选择题 1.下列可编程逻辑器件中，属于低密度 PLD 的是（B）。A.CPLD B.PAL C.FPGA D.EPLD 2.下列可编程逻辑器件中，属于高密度 PLD 的是（B）。A.GAL B.FPGA C.PAL 3.下列可编程器件名称错误的是(A )。A.PLD 可编程阵列逻辑 B.PAL 可编程阵列逻辑 C.GAL 通用阵列逻辑 D.FPGA 现场可编程门阵列 4.下列说法错误的是(B )A.FPLA 与逻辑阵列和或逻辑阵列都可编程。与逻辑阵列固定而或逻辑阵列可编程。

33、C.GAL 含有可编程的输出逻辑宏单元(OLMC)。D.FPGA 电路不具有与-或逻辑阵列结构。5.可重复进行编程的可编程器件有(D )A.PAL B.ROM C.PROM D.GAL 6.全场可编程（与、或阵列皆可编程）的可编程逻辑器件有(D )A.PAL B.GAL C.PROM D.PLA 判断题 1.PLD 作为一种通用器件生产，但其逻辑功能是由用户对器件编程设定的。（）2.EPLD、CPLD、FPGA 器件属于高密度 PLD。（）3.采用 CPLD 芯片只能实现各种组合逻辑电路和不能实现时序逻辑电路功能。（X）4.采用 CPLD 芯片可实现各种组合逻辑电路和时序逻辑电路功能。（）5.

34、CPLD 和 FPGA 是集成度更高的两种可编程逻辑器件，两者在电路结构形式和工作方式上有所不同。CPLD 多采用 E2CMOS 工艺制作。FPGA 采用 CMOS-SRAM 工艺制作，电路结构为逻辑单元阵列形式。（）第十章 脉冲波形的产生和整形 选择题 1.用 555 定时器组成施密特触发器，当输入控制端 CO 外接 8V 电压时，回差电压为（C）。A.8V B.6V C.4V D.2V 2.用 555 定时器组成施密特触发器，当输入控制端 CO 外接 12V 电压时，回差电压（C）。A.4V B.8V C.6V D.12V 3.用 555 定时器组成施密特触发器，VCC24V，当输入控制端

35、 CO 悬空时，回差电压为（C）。A.4V B.6V C.8V D.12V 4.用 555 定时器组成施密特触发器，VCC12V，当输入控制端 CO 悬空时，回差电压为（C）。A.6V B.8V C.4V D.12V 5.多谐振荡器电路可产生（D）。A.正弦波 B.三角波 C.锯齿波 D.矩形脉冲 6.下面属于脉冲整形电路的是（D）。A.555 定时器 B.石英晶体 C.多谐振荡器 D.施密特触发器 7.常用产生连续矩形脉冲波的电路有（C）。A.单稳态触发器 B.石英晶体 C.多谐振荡器 D.施密特触发器 8.石英晶体多谐振荡器的突出优点是（C）。A.速度高 B.电路简单 C.振荡频率稳定 D

36、.输出波形边沿陡峭 9.下列器件，无稳定状态的是(A )A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK 触发器 10.555 定时器不可以组成(D )A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK 触发器 11.获得矩形脉冲波的方法有（C）A.多谐振荡器 B.单稳态触发器 C.多谐振荡器和整形电路 D.石英晶体 判断题 1.施密特触发器只有一个稳态。（X）2.石英晶体多谐振荡器的振荡频率与电路中的 R、C 成正比。（X）3.施密特触发器有两个暂稳态。（X）4.施密特触发器有两个稳态 （）5.555 器件是定时器，可实现多谐振荡器，但不能实现施密特电路和单稳态电路。（

37、X）6.在应用中，555 的 4 号引脚都是直接接地的。（X）填空题 1.施密特触发器具有 2 个稳定状态，单稳态触发器具有 1 个稳定状态，多谐振荡器 0 个稳定状态 2.常见的脉冲产生电路有 多谐振荡器，常见的脉冲整形电路有 施密特触发器、单稳触发器。3.施密特触发器的应用广泛，用于 波形变换、脉冲整形、脉冲鉴幅 。单稳态触发器被广泛应用于 脉冲整形、延时、定时 等。4.多谐振荡器 没有 稳态，只有 两个 暂稳态。两个暂稳态之间的转换，是由电路内部 电容 的充、放电作用自动进行的，所以它不需要外加触发信号，只要接通电源就能自动产生矩形脉冲信号。5.矩形脉冲信号占空比 q=t w/T。如果 q=50%，则称为对称方波。