电子线路课程设计——DDS 直接频率合成器.docx

《电子线路课程设计——DDS 直接频率合成器.docx》由会员分享，可在线阅读，更多相关《电子线路课程设计——DDS 直接频率合成器.docx（24页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子线路课程设计DDS 直接频率合成器学院： 学号： 姓名：指导老师： 完成时间：0摘 要本实验主要是利用所学的数字逻辑电路的知识和对 SmartSOPC 实验箱熟练使用，借助 QUARTUS 软件设计直接数字频率合成器并进行仿真，下载至实验箱上用示波器进行检查与验证。能够输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。并且可以通过开关输入四位的频率控制字来改变采样频率和输入四位的相位控制字来改变波形的相位。关键词：直接数字频率合成器；频率控制；相位控制AbstractThis experiment is a comprehensive application of the Digital

2、 Logic Circuit, based on the proficient use of SmartSOPC experiment box and QUARTUS II software. The DDS system, Direct Digital Frequency Synthesizer, can be designed and simulated on QUARTUS II and be checked on the experiment box with the help of oscilloscope.And it can input four-width frequency

3、control word using switch to change the sampling frequency and four-width phase control word to change the phase of the waveform. Also the frequency measuring and display decoding module are added,so the frequency of the output waveform，frequency control word and phase control word can be measured a

4、nd displayed by the digital display.Key words:DDS；Frequency-controlling；Phase-controlling目录1摘要1目录2一、正文31.1 设计要求说明31.2 系统工作原理41.3 子模块设计原理61.3.1 分频电路61.3.2 相位累加电路模块81.3.3 累加器设计91.3.4 频率预置和调节电路101.3.5 相位控制电路121.3.6 波形存储器设计121.3.7 测频电路141.3.8 不同波形显示电路151.3.9 译码显示电路151.4 调试与仿真161.5 编程下载18二、实验仪器与示波器结果19三、

5、结论222.1 实验结果222.2 实验问题222.3 实验总结23三、参考文献231.1 、设计要求说明21. 设计完成内容设计了一个直接数字频率合成器（DDS）能够输出多种波形：正弦波、余弦波、方波、三角波、锯齿波。并且可以通过开关输入四位的频率控制字来改变采样频率和四位的相位控制字来改变波形的相位。可以测试输出波形的频率，并将波形频率、频率控制字及相位控制字通过数码管显示。最后改进完成 ROM 的空间节省和基于 DDS 的 AM 调制功能。2. 设计基础要求：1） 利用 QuartusII 软件和 SmartSOPC 实验箱实现 DDS 的设计；2） DDS 中的波形存储器模块用 Alt

6、era 公司的 CycloneIII 系列 FPGA 芯片中的 RAM 实现，RAM 结构配置成 21210 类型；3） 具体参数要求：频率控制字K 取 4 位；基准频率fc=1MHz,由实验板上的系统时钟分频得到；4） 系统具有使能功能;5） 利用实验箱上的 D/A 转换器件将 ROM 输出的数字信号转换为模拟信号， 能够通过示波器观察到正、余弦两路波形；6） 通过开关（实验箱上的Ki）输入DDS 的频率和相位控制字，并能用示波器观察加以验证；3. 设计提高部分要求：1）通过按键（实验箱上的Si）输入DDS 的频率和相位控制字，以扩大频率控和相位控制的范围；(注意：按键后有消颤电路) 2）在

7、数码管上显示生成的波形频率；3） 设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；4） 充分考虑 ROM 结构及正弦函数的特点，进行合理的配置，提高计算精度；5） 基于 DDS 的 AM 调制器的设计；6） 自己添加其他功能。1.2 、系统工作原理31、DDS 概念直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。2、DDS 的组成及工作原理1）频率预置与调节电路作用：实现频率控制量的输入；不变量 K 被称为相位增量，也叫频率控制字。2）累加器相位累加器的组成=

8、N 位加法器+N 位寄存器；作用：在时钟的作用下，进行相位累加。当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。DDS 的输出频率为：f0=fCK/2N ； DDS 输出的最低频率：K=1 时，fC/2NDDS 输出的最高频率：由 Nyquist 采样定理决定，即 fC/2；K 的最大值为 2N-1，只要 N 足够大，DDS 可以得到很细的频率间隔。要改变 DDS 的输出频率，只要改变频率控制字 K 即可。3） 波形存储器4作用：进行波形的相位幅值转换。原理：ROM 的 N 位地址 ： 把 0360的正弦角度离散成具有 2N 个样值的序列ROM 的 D 位数据位：把 2N 个样值

9、的幅值量化为 D 位二进制数据(有符号数)4） D/A 转换器D/A 转换器的作用：把已经合成的正弦波的数字量转换成模拟量。5） 低通滤波器D/A 转换器的作用：滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波。1.3 、子模块设计原理51.3.1 、分频电路通过分频电路将 48MHz 的脉冲分为 1MHz，1KHz，1Hz 和 0.5Hz。其中，1MHz 脉冲频率为累加器电路中的寄存器时钟信号、1KHz 脉冲频率为动态译码显示电路提供频率，1Hz 脉冲频率为频率、相位控制电路、模 16 电路提供频率，0.5Hz 脉冲频率为测频电路提供频率。注意：因为太多的异步会导致最后实际分频出的信

10、号产生误差，所以将 EDA2 中通过 2 分频、3 分频级联产生 48 分频，用 10 分频级联产生 1000 分频的方案改成同步置数，直接搭出 48 分频，1000 分频。 2 分频电路使用 D 触发器，把 D 与 Q 非连接在一起，并保证其他端口处于正常工作状态，在一个时钟范围内变化两次，达到 2 分频的目的。仿真结果： 48分频电路6用两块74160来实现十进制计数，左别的一块记个位，右边的记十位。将十位的Qc 作为输出端，并且在记到48即个位 QaQbQc 和十位 Qc 均为1时，重新置数0。仿真结果： 1000分频电路3片74160分别表示个位、十位、百位，以百位的 Qd 作为输出端

11、。仿真结果：7分频总电路图：仿真结果：1.3.2 相位累加电路模块相位累加电路主要由加法器和寄存器构成，累加的地址结果存储在寄存器中，每当一个时钟来到，原地址便加上预置的频率控制字成为新的地址并保存在寄存器中，以供稳定输出供 ROM 选择数据使用。其逻辑原理见图3-2-1.图 3-2-1 相位累加电路逻辑原理图该代码设计的主要亮点在于中间信号 rdaddress_reg 为13位，最高位用来判断当前地址是否已经溢出，若最高位为 1说明当前累加出的地址溢出，应该从 08开始重新累加，若不溢出，则正常累加，并取低12位输出，也就是累加出的地址。将改电路封装后得到图3-2-2所示的模块：图 3-2-

12、2 相位累加电路模块其中reset、en 分别为清零和使能端，fc 为1MHz 的时钟信号，frectrl11.0是我们设定的频率控制字，默认为1。而且在该模块内部，电路能自动读取输出的地址值，在下一个周期和控制字累加，故在封装好后不需要再将输出的12地址线再引回输入端。以步长为1为例，波形仿真的结果如图3-2-3.图 3-2-3 相位累加电路波形仿真图如图3-2-4，将加法器和寄存器的12位地址线连接好就是我们所需要的相位累加电路模块。1.3.3 、累加器的设计图 3-2-4 相位累加电路模块累加器由3片7483全加器和3片74175寄存器构成。每来一个时钟脉冲，加法器就将步长与寄存器输出的

13、累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反馈到加法9器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样， 相位累加器在时钟的作用下，进行相位累加。当相位累加器达到满量时就会产生一次溢出，完成一个周期性的动作。因为ROM中设定的相位取样地址为12位，而本实验中我们取频率控制字K=4， 所以将频率步长k3.0加在低4位，高8位置0。第一片7483产生的进位进入到第二片7483进行累加，依次往后从而实现累加的过程。电路图如下图：仿真结果：1.3.4 、频率预置和调节电路频率预置电路输入有清零、使能和频率控制字，频率

14、控制字改变函数频率的原理主要是通过改变累加的步长改变输出信号的频率，没有频率控制字的时候，10步长默认为1，当改变频率控制字为n 时，频率则变为f/n.实际 DDS 的输出频率为 f0=fCK/2N (fC 为基准时钟频率,N 为累加器的位数).由于实验箱上的开关数量有限，为节约开关数量同时扩大频率控制字的调节范围，作者设计一个模 16 计数器来实现，这样只用一个开关就能获得1-15的控制字，大大节省了开关数量。实验电路如图3-4-1.图 3-4-1 频率预置与调节电路图由1.3.2相位累加电路一节的设计原理可知，相位累加电路是一个12位的加法器，加数和被加数均需是12位的序列，故在此我们需要

15、将4位的频率字高位补零成为12为的频率控制字输入到相位累加电路，图3-4-1中的 busgnd8模块就是实现将高八位接地的功能。而 counter16则较为简单，直接用74163芯片就能实现。波形仿真结果见图3-4-2.11图 3-4-2 频率预置与调节电路波形仿真结果1.3.5 、相位控制电路相位控制电路实现对产生波形相位进行控制。该电路由1片74175和3片7483 构成的12位全加器组成。相位控制字从74175输入端输入，送入12位加器器7483的高四位，低8位置零， 这样相位的变化能更明显。电路图如下：仿真结果：1.3.6 、波形存储器ROM的设计波形数据表ROM 用于存放波形数据，这

16、里用它存放正弦波、余弦波、三角波、方波、锯齿波的波形数据。每一位地址对应一个数值，输出为10 位。ROM 中必须包含完整的波形采样值，本实验采样212 个点。用相位控制电路输出的数据12作为波形存储器的取样地址，进行波形的相位幅值转换，即可在给定的时间上确定输出的波形的抽样幅值。10 位二进制数值固化在ROM 中，按照地址的不同可以输出相应相位的信号的幅值。利用下面的波形函数，通过C+编程得到生产ROM的*.mif文件。正弦波函数：存储数据=round(sin(n*2/4096)*512+512余弦波函数：存储数据=round(cos(n*2/4096)*512+512round(n/2)+5

17、12,0n1023三角波函数：存储数据=1024-round(n/2)+512,1023n3071round(n/2)-2048+512，3071n4095 锯齿波函数：存储数据=round(n/4)方波函数：存储数据=1023，0n20470,2047n4095建立ROM封装电路步骤如下：1、 新建Block Diagram/Schematic File文件，在名称栏输入lpm_rom，并点击OK；2、 在输出文件类型中选择VHDL，填写对应ROM文件的文件名，点击Next； 3、 Wide和Memeory分别设置为10bit和4096words，点击Next；4、 在File name中选

18、择对应*.mif文件路径，点击Next,再点击Finish，结束创建。以上 5 种不同波形的ROM 的创建方式均相同，可以得到封装好的 ROM 如下图所示：131.3.7 、测频电路测频电路实现对正弦波输出频率的测量，该电路的输出端接到译码显示电路中，使测频的数据在数码管上显示出来。ROM中存有正弦波的量化的幅度值，取值变化范围为01023。幅度值输出的最高位每个周期由0-1 的变化只有一次， 因此可以利用这个变化来测试频率。只要测试出一秒中其变化的次数即是其输出正弦波的频率。利用一个计数器记录下这期间的脉冲个数，就可以实现测频。由于采用频率字采用四位，基本脉冲频率为1MHz，所以这个信号源提

19、供的正弦波的频率范围为03662Hz。测频电路的电路图如下：仿真结果：141.3.8 、不同波形选择电路波形选择电路实现在余弦、三角波、方波和锯齿波中选择一个波形输出，该电路由5片双4选1数据选择器74153组成。通过开关K5和K6控制数据选择器地址端， 来选择波形。电路如图：仿真结果：1.3.9 、译码显示电路15测频显示、频率字和相位字的显示共 8 位，一共 8 路信号。因此我使用八选一数据选择器依次选择八路信号单独通过译码器 7447，并使用 3-8 译码器控制对应的数码管显示。而对于显示信号的输出，只需要使用一个模 8 计数器不断的循环计数就可以简单的实现控制。其中高四位显示测频电路测

20、出的频率，低四位显示相位和频率的步长。电路如下图：1.4 、 调试与仿真虽然之前的分模块设计前都经过仔细的理论论证，但实际的电路总会存在着或大或小的问题或者缺陷，如果不分模块调试仿真、确保每个模块的正确性，那将在最终编程下载中出现问题将很难检查到问题。在上面 1.3 节中每一个模块的原理和设计说明后面均已经加入的该模块的波形仿真结果，通过研究输入和输出波形的逻辑关系可以验证各模块的各个功能的设计成功与否。最终的核心电路示意图如图 4-1 所示,实际电路图如图 4-2 所示。16余炫R阅10位 D触发余弦波吓外 ，攻釭输出l累扣灶辽L /诅时计f图 4-1 核心电路示意图10 位0触发浪出P-0

21、l,色1 ：各ROM 模块锁存器图 4-2 核心电路实际电路图在各个模块基本正确的基础上，我们对核心总电路进行波形仿真，仿真结果如图 4-3 所示。基本没有问题，下一步就是为输入输出分配引脚，下载到实验箱调试。17图 4-3 核心电路波形仿真结果。1.5 、程序的下载1、首先对置顶文件进行编译；2、为端口分配管脚：选择 assignments 里面的 pins，在对应地引脚的 location中输入适当的引脚号（管脚分配），输入完成后。3、对多余的端口置三态：选择 assignments 里面的 device 里面的 device & pin options，修改 unused pins 为

22、as input tri-stated。4 、下载调 试： 最后点击即 programmmer ， 生成 sof 格式的文件后 勾选program/configure 后即可 start。管脚设定如下（以基础总电路为例）：18二、实验仪器及示波器结果2.1、实验仪器2.2、四种波形显示情况节省rom正弦与余弦波形19节省rom正弦与方波波形节省rom正弦与三角波波形20 省rom正弦与锯齿波波形21三、结论3.1 、 实验结果不论是波形仿真结果还是实验箱实际调试结果都是符合设计要求的。（1） 在默认情况下，用示波器检测，能观察到到稳定双路输出的正余弦函数波形；（2） 拨动清零开关 K1，系统没

23、有输出，示波器上检测不到输出信号；（3） 拨动使能开关 K2，系统输出保持，示波器上显示为一条直线；（4） 拨动频率控制字调节开关K3，频率控制字发生电路计数器开始工作，对应显示在数码管的最高两位，再次拨动K3，频率控制住停止跳动，此时可以观察到波形的频率发生变化，对应是默认状态下的 N 倍（N 为频率控制字大小）；（5） 拨动选择输出控制开关 K5、K4，当K5K4 对应的二进制码为 00 时，为默认输出状态，输出两路正余弦波形；为 01 时，只输出方波波形；为 10 时，只输出三角波波形；为 11 时，只输出矩形脉冲函数波形；（6） 拨动相位控制字调节开关 K7、K6，当K7K6 对应的二

24、进制码为 00 时，为默认输出状态，两路正余弦波形相位差为 /2；为 01 时，两波形相位差为 ；为 10 时，两波形相位差为 3/2；为 11 时，两波形相位差为0；（7） 测频电路能准确、稳定工作，当调整频率控制字稳定后，数码管的低六位能显示当前波形的频率，与示波器上所测得的频率基本一致，只有很小的误差。（8） 用改进型（提高精度）的正弦函数 ROM 模块替换原 ROM 模块后，示波器上能检测到准确的正弦函数波形，放大波形比较发现，相比较之前的ROM， 改进后的 ROM 精度更高，在显示上不容易出现锯齿或阶梯形状的波形。3.2 、实验问题1、当把基础电路完成下载到实验箱上运行时，其他波形都

25、可以出来，但是方波是显示的一条直线。猜想原因：因为其他波形都可以显示出来，所以其他电路都应该没错，原因只能是在方波的存储 ROM 上，第一种可能是方波的 ROM 与前后电路的连线出错，22第二种就只能是方波的 mif 文件不对。解决办法：我首先检查了方波ROM 的连线，没有问题，所以我就打开了方波的mif 文件，发现里面的数据全是 0，是 mif 文件出错。然后改了程序重新生成 mif， 然后就可以显示方波了。2、在用节省 ROM 空间生成正弦波形时，在连接处会有跳变的毛刺。猜想原因：因为是由四部分波形构成，在两两衔接的时候如果不够稳定就可能产生跳变。解决方法：设计了两个寄存器，使sel1.0

26、输入端输入的信号是稳定的，不易产生误操作。加了寄存器后，出来的正弦波就是光滑没有跳变的了。3.3 、实验总结经过了之前EDA2一周的练习，我对quartusII这个软件的使用更加顺手和熟 悉。加上DDS的原理和设计都没有数字钟那么琐碎，所以我对DDS的设计比较顺 手，实现了很多的附加功能。总的来说，自己的实验技能和FPGA应用开发经验还很欠缺，要想成为一名 优秀的电子电气工程师，自己要学的还有很多，这次的实验只能算是自己后续学习的一个开始，这次实验过程中设计电路系统给我带来的快乐也将激励我在后面的时间里不断学习，用实践锻炼并提高自己的能力。最后，在此真挚地感谢老师和助教给我的指导，在这两次实验的时间里，老师耐心地解答了我无数的小问题，热心地帮我检查电路中的毛病，没有老师的指导，自己也很难这么快这么好地完成整个实验。参考文献1蒋立平.数字逻辑电路与系统设计. 北京：电子工业出版社，2009. 2EDA 设计实验指导书. 南京理工大学电子技术中心,2010.3 通信原理（第六版）樊昌信23