集成电路复习题(整理).docx

《集成电路复习题(整理).docx》由会员分享，可在线阅读，更多相关《集成电路复习题(整理).docx（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、一、填空题：集成电路应用学习思考题1、如图 1 是双列直插封装集成电路实物图，请标出通常情况下的引脚序号排列规律；24对于其顺序拿不准时应查阅有关的技术资12料或产品说明书。12、集成电路虽然是功能完整的电路，但在应用过程中还常常需要附加外接元件及外电路， 才能达到满意的工作状态，常见的几种外围电路有：电源电路、为辅助集成电路块完成特定功能的外接元件、频率补偿电路、接口电路。等3、金属圆壳封装，面向引脚正视，在图中标出引线排列的顺序：4、扁平封装，在图中标出引线排列的顺序：二、电路分析：1、 如右图是电源端保护电路，试分析其工作原理。答：图中VD 、VD 是为防止电源电压接反时的保护电路，12

2、当电源接反，二极管处于反向偏置，无电流流过集成电路。2、 运算放大器的共模和差模输入电压过高时，轻者可使输入管b 值下降，使放大器特性变坏，重者将使输人管损坏。因此通常都需要加一定的输入保护。下图是常见的3 种输入保护措施，试分析其工作原理。答：其原理大致相同，可根据不同的应用条件来选择。当输入电压较大时，二极管 VD 导通， 从而使运放输入电压幅度限制在二极管正向电压之下，保护运算放大器不致损坏。3、试分析基于运算放大器的信号运算电路的功能。答：（1）该反相比例放大器在理想条件下输出与输入R关系表达式为V =- FV ，当R= R 时，V =-V 则构成反相器。0R11F101（2）该同相比

3、例放大器的理想表达式为V =(1+RF )V 。0R11- 1 -（3） 反向输入构成的加法器，理想条件下输出输入关系为V =-R( I 1 + I 2 + + In )，平衡电阻R= R / /VVV0F RRRs112nR / / / / R2n，式中，V0为输出电压，V 、VI1I 2V 为输入加法信号。In（4） 减法器，其理想表达式为R (R+ R )R，V =VF 2I 1F 1 - VF 10I 2 R (RI 1I 2+ R )F 2I 1 RI 1若R = RI1I 2= R ， R= RIF1F 2= R ，则有VF0R= F1 (V RI 2I 1- V ) ，I1即输出

4、电压正比于输入电压VI 2和V 的差。I14、741614 位同步二进制计数器的引脚如图。其中RD 为异步清零端，LD 为预置数据控制端，A、B、C、D 为数据输入端， RCO (RCO=ETQ Q Q Q ) 为进位输出端，EP 和A B C DET 为工作状态控制端。功能表如下，741614 除了具有二进制加法计数功能外，还有同步并行预置数、保持和清零等附加功能。试分析一下电路的功能。答：此 74161 构成九进制计数器。对于具有同步预置数功能的计数器而言，在其计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个 CP 脉冲作用后计数器就会把预

5、置数输入端A、B、C、D 的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。上图的接法是把输出QQ Q Q= 1000 状态译码产生预置数控制信号0，反馈D C B A至 LD 端，在下一个CP 脉冲的上升沿到达时置人 0000 状态。三、简答题1、在集成电路系统的线路和元器件的布置时，通常应注意些什么？答：(1)一个系统中有两条以上的输入信号线，它们相距不要太近。如果两条信号线靠得 很近，那么一条线上的信号将耦合到相邻线上。当耦合很强时，感应在相邻线上的电压将 变成引起故障的干扰信号。(2) 对于数字电路系统，各逻辑线尽量不要紧靠时钟脉冲线。- 2 -(3) 对于需

6、要在电路板上搭接导线的系统，要注意避免导线互相重叠。不要跨越元器件上空 交错成网，应贴近底板在元器件周围走线，长短适宜。(4) 对于高增益、弱信号或高频的测量，应特别注意不要将被测件的输出端靠近输入端，在 系统布置时应采用一字形排列，以免引起信号的串扰及寄生振荡。(5) 系统连接线要短捷，避免走平行线和紧扎的双绞线，应分散、交叉走线。若有可能尽量 靠近地线(底板)走线。布线时先要布短的单线，后布双绞线。电源总线和信号电缆要分开 走线。2、电路的匹配在集成电路系统中，是一个非常重要的问题。通常包括哪些内容，其目的 是什么？答：集成电路系统中的匹配包括三个方面：一方面是信号源与集成电路被测网络输入

7、端之 间的匹配；另一方面是被测网络内部级与级之间的匹配；还有一方面是被测网络输出与负 载之间的匹配。为稳定输出，减小信号源内阻对被测网络的影响，应在被测网络输入端加一个阻抗匹 配网络，使被测网络与信号源匹配，以便从信号源获得最大的激励功率。在被测网络内部的前级与后级之间，也要考虑在电压、电流及阻抗等方面的匹配。对 于数字集成电路系统，主要是考虑电压、电流的适配问题；对于模拟集成电路，则主要是 使前级输出阻抗与后级输入阻抗匹配，以使后级从前级获得最大的传输功率。测试仪器与被测网络之间的匹配，主要是指选择被测网络中低阻抗输出的测试点，以 及增大测试仪器的输入阻抗，以降低测试仪器对被测网络的影响。3

8、、试简述电路的屏蔽的作用及具体做法。答： 屏蔽就是采用金属外壳，造成互不影响的几个空间区域，用以阻止电场或磁场的相互传播。屏蔽是排除或减弱电场或磁场干扰的有效措施。屏蔽的材料应根据干扰场的性质来选择。若干扰源是电场干扰性质，则由于在电场中 反射损耗是构成屏蔽的主要因素，因此用铜或铝这样的良导体作为屏蔽材料较好；若干扰 源是低频磁场干扰性质，由于低频磁场中吸收损耗是构成屏蔽的主要因素，因此采用钢一 类良导磁体较好；若干扰源是高频磁场干扰性质，则应该采用良导体作为磁屏蔽材料。在频率较低的集成电路实验中如干扰不严重时，因电源对交流可视为地电位，可将电 源线与地夹在相邻的输入与输出信号线之间，能起到屏

9、蔽作用。对于高增益及高频电路的 输入与输出则要采用金属屏蔽线传输。应特别指出的是，所有屏蔽外壳均应良好接地，否则不但不能起到屏蔽作用，反而增 加干扰源。4、试简述电路的接地的内容及作用。答：接地一般包括两方面的内容，即保护接地和技术接地。保护接地是指为预防系统设备的金属外壳带有危险的交流电压而进行的低阻抗接地， 其目的在于保证实验人员的人身安全。这类接地是将仪器或设备的外壳与三芯插头中间较 粗的一根相连，由于三芯插座中间较粗的一个已事先接实验室大地，这样当三芯插头插入- 3 -插座中时，就可以保证仪器或设备的外壳始终处于大地电位，从而避免了触电事故。技术接地是指为保证测量仪器及实验电路板正常工

10、作所进行的接地。它是集成电路系 统中防止干扰的另一个重要措施。是指电路系统、电子测量仪器及设备的一个公共参考点 (等电位点)。它通常是与机壳直接连在一起或通过一个大电容(有时还并联一个大电阻)与 机壳相连。5、在运用集成电路芯片时，通常需要了解的信息是哪些？答：在运用集成电路芯片时，通常需要了解的信息有：器件的功能；主要特征参数； 封装及管脚定义；使用注意事项；应用信息等。四、设计题1、模拟多路开关MAX306 真值表如右图：要求选择 NO2 通道输出，请完善以下电路图的接线：100 W50 W274LS194 4 位双向移位寄存器引脚分布如图所示。图中的 DSR 为数据右移串行输入端， DS

11、L 为数据左移串行输入端，AD 为数据并行输入端，QAQD 为数据并行输出端，RD 为异步清零输入端，S1、S0 为工作状态控制端。74LSl94 的功能表见下表。请画出用 74LSl94 构成分频系数为 5 的分频器的电路图。答：用 74LSl94 构成分频系数为 5 的分频器的电路图如右：其逻辑表达式为： Z = DR= Q Q1 25 的分频器状态转换表为：- 4 -现态Q00111001110Q10011100111Q20001110011Q30000111101输入DR1110011100次态Q (n+1)Q (n+1)Q (n+1)Q (n+1)011100111001011100

12、11102001110011130001111011集成电路设计学习思考题及参考答案一、概念题：1、微电子学：主要是研究电子或离子在固体材料中的运动规律及应用并，利用它实现信号处理功能的科学，是电子学的分支，其目的是实现电路和系统的集成，这种集成的电路和 系统又称为集成电路和集成系统。2、集成电路：（IntegratedCircuit，缩写为IC）是指通过一系列特定的加工工艺，将多个 晶体管、二极管等有源器件和电阻、电容器等无源器件，按照一定的电路连接集成在一块 半导体单晶片（如硅或GaAs 等）或者说陶瓷等基片上，作为一个不可分割的整体执行某一特定功能的电路组件。3、综合：从设计的高层次向低

13、层次转换的过程它，是在给定了电路应实现的功能和实现此 电路的约速条件（如速度、功耗、成本、电路类型，等找）到满足上述要求的目标结构的过 程。如果是靠人工完成，通常简单地称之为设计；而依E靠DA 工具自动生成，则称之为综合。4、模拟验证：指对实际系统加以抽象，提取其模型，输入计算机，然后将外部激励信号施 加于此模型，通过观察模型在激励信号作用下的反应，判断该系统是否实现预期的功能。 5、计算机辅助测试（CAT）技术：把测试向量作为测试输入激励，利用故障模拟器，计算测试向量的故障覆盖率，并根据获得的故障辞典进行故障定位的技术。6、图形转换技术：是指将掩膜板上设计好的图形转移到硅片上的技术包，括光刻

14、与刻蚀技 术。7、薄膜制备技术：指通过一定的工序，在衬底表面生产成一层薄膜的技术此，薄膜可以是作为后序加工的选择性的保护膜，作为电绝缘的绝缘膜，器件制作区的外延层，起电气连 接作用的金属膜等。8、掺杂：是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质，形成PN 结、电阻、欧姆接触等各种结构的目的。9、系统功能设计：是最高一级的设计，主要是指根据所设计系统的要（求包括芯片的功能、性能、尺寸、功耗等，）进行功能划分和数据流、控制流的设计，完成功能设计。10、逻辑设计：是指确定满足一定逻辑功能的由逻辑单元组成的逻辑结构，其输出一般是 网表和逻辑图。11、电路设计：是指根据所要求的电路性

15、能，例如：速度、功耗、电源电压、逻辑操作类型、信号电平的容限、电路工作频率、放大倍数等确定电路的结构和各元器件的参数；同- 5 -时应考虑工艺上可能发生的偏差和使用时温度的变化等，使设计的电路仍然能达到规定的 性能。12、版图设计：是根据逻辑与电路功能和性能要求以及工艺条件的限制（如：线宽、间距、 制版设备所允许的基本图形等，）设计集成电路制造过程中必需的光刻掩膜版图版。图设计与集成电路制造工艺技术紧密相连，是集成电路设计的最终目标。13、全定制法：是一种基于晶体管级的设计方式。设计者使用版图编辑工具，从晶体管的版图尺寸，位置及互连线开始设计。要求设计者对电路、逻辑、结构等各个层次进行精心 的

16、设计。14、定制法（又称库单元法）：是一种基于事先精心设计并存在单元库中的单元电路而设计的方法。在设计时，设计者根据电路要求，从库中调出所需单元电路和压焊块，进行自动 布局和布线，最后得到被设计电路的掩膜版图。15、模块编译法：它是一种基于全自动的设计方法，先对设计模块的性能进行描述，再通 过编译直接得到该电路的掩膜版图。16、逻辑单元阵列法：又被称为FPGA（现场可编程门阵列，）是主要的在系统可编程技术实现的物理基础。它是直接可以从市场上购得FPGA 产品，经设计人员通过开发工具对其进行“编程” 来实现特定的逻辑功能。它内部配置有：可编程的逻辑功能模块，可编程的连续资源和可 编程输入/输出功

17、能模块。17、逻辑扇出：指电路与之连接的全同反相器负载的数目为电路的扇出。电路能驱动 最多的全同反相器的数目，称为最大扇出数。18、4：1 反向器尺寸设计规则：在 NMOS 反相器设计时，为使反相器转移特性曲线具L2 W2有好的对称性种好的噪声容限上，、下两晶体管的几何尺寸比L4的比例是一个优化值。1 W12DD1常称为反相器的4:1 规则，M 称上拉晶体管，使高电平接近V，M 下拉晶体管，使低电平接近于0V。19、无比率逻辑器件：从逻辑电平的观点来说，是指电路稳定以后的输出电压，与上拉和下拉晶体管的尺寸比例没有关系。二、填空题1、要制造一块集成电路，需要经过集成电路设计、掩膜版制造、原始材料

18、制造、芯片加工、封装、测试 等几道工序。2、典型双极性工艺制造芯片主要包括的三类关键技术：图形转换技术、薄膜制造技术、掺杂技术。3、光刻包括：光刻胶、掩膜板、光刻机三要素。4、集成电路设计过程：主要包括系统功能设计、逻辑、电路设计、版图设计 等。集成电路设计的最终输出结果是掩膜版图，通过制版和工艺流片可以得到所需要的集成电路。5、恒流源电路在模拟集成电路中应用极为广泛，它的主要用途有二个：一是用作有源 负载；二是给电路中各个晶体管以稳定的正确的工作点。Vid差分输入级电压放大级输出级偏置电路6、集成运放的内部电路组成原理框图如下图所示，请填入个模块的功能。+V-0- 6 -三、电路分析1、 如

19、右图是运算放大器输出端的一种保护电路，试对其工作原理作出定性分析。311e1e1 e1be3答：右图是三极管保护电路，由T3，T4，Re1，Re2 组成，T3、T4 是保护三极管，Re1，Re2 为取样电阻，保护原理与二极管基本相同，正向工作时，如某原因使Re1 过流I ，当 I R =V时， T3 管导通，T 管即分流了T 管基极驱动电流，使T 管的电流1e1I ，因此通过T管的电流被限制在：Ie1maxV BE 3Re1同理，负向工作时，通过T2管的电流被限制在：Ie 2 maxV BE 4Re 22、分析下图中以 a、b 为输入端，x 为输出端时的电路功能。（1）分析：对图（1）（2）

20、分析：对图（2）输入输出Mba1MxM23x00止止H通101止通L止0X = a + b10通止L止011通通L止0输入输出Mba1MxM23x00止止H通101止通H通1X = ab10通止H通111通通L止03、分析下图中以 a、b 为输入端，x 为输出端时的电路功能。（1）（2）- 7 -ba2143x00止止通通1X = a + b01止通通止010通止止通011通通止止0输入MMMM输出输入b0a0M2M1M4M3止止通通输出x101止通通止110通止止通111通通止止0X = ab四、简答题1、试简述评价集成电路的主要性能指标及其含义。答：主要性能：集成度、集成电路的功耗延迟积（

21、优值）、特征尺寸。 集 成 度：每块集成电路芯片中包含的元器件数目；优值（功耗延迟积）：是指电路的延迟时间与功耗相乘，该参数是衡量集成电路性能的 重要参数。功耗延迟积越小，即集成电路的速度越快或功耗越低，性能越好。特征尺寸：通常是指集成电路中半导体器件的最小尺度，如 MOSFET 的最小沟道长度或双极晶体管中最小基区宽度，这是衡量集成电路加工和设计水平的重要参数。特征参数 越小，加工精度越高，可能达到的集成度越大，性能越好。2、试简述集成电路设计规划的内容。答：集成电路设计规划的内容是：在考虑器件正常工作的条件下，根据实际工艺水平（包括光刻水平、刻蚀能力、对准容差等）和成品率的要求，给出一组同

22、一工艺层及不同 工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分 别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。3、试简述集成电路的设计思路及其含义。答：集成电路的设计思路：分层分级设计和模块化设计。模块化设计：把一个集成电路看作是由许多相关模块（或称单元）组成的。分层分级设计：将一个复杂集成电路系统的设计问题分解为单元复杂性较低的设计级别， 而且这个级别还可以再分解到单元复杂性更低的设计级别；这样一直继续到使最终的设计 级别的单元复杂性足够低，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。4、试简述数字集成电路延迟的含义。答：数

23、字电路的延迟主要由两部分组成：门延迟和互连线延迟。门延迟：信号从逻辑门的输入传送到同一门的输出所需的时间，是决定诸如 TTL 类和NMOS 类的逻辑能力的最重要参数。互连线的延迟：集成电路内部门到门的连接线延迟，数字系统内部的集成电路的封装 连接延迟，印制线路板连接以及底板背面正面的连接造成的延迟。- 8 -五、计算题1、有源电阻分压器，如右图表示用一个n 沟 MOS有源电阻和一个 p 沟 MOS 有源电阻产生一个直流电压 Vout。若 VDD=5V，VSS=-5V，I=50A。求 Vout=1V时，M1 和 M2 的 W/L 比值。设VTN=+0.75V，VTP=-0.75V；KN=24 A

24、/V2,KP=8A/V2。解：两管的衬底都分别接到它们的源极以使它们的体效应不产生影响。由于VGD=0，两管都处于饱和状态。因为流过两管的电流必须相同，又电压VDS1 和VDS2 已经给定，依：图 有源电阻分压器K WI = ID=(V2LDS- V )2 LLLLLLLL（1）TQ I= ID1D 2= 50 10-6 A,由图知：VDS1= 1 -（ - 5）= （6 V），VDS 2= 5 - 1 = （4 V）代入（1）式有：K W2K W 2M :I=1 D1N 1（6 - 0.75）;2L1M :I=2 D 2P 2 4 - (-0.75)2L2得：M 的W = 0.15; M 的

25、W= 0.55。1L2L2、 右图为一种开关电容实现集成电路电阻设计的电路图。设开关频率为 fS=100KHZ，要模拟一只 10M的电阻，求电容器的电容？解：当时钟为高电平时，MOS 管 M1 导通，而为低电平，fI+M1foM2+1 112112M2 截止。这时电容C1 通过开关管M1 存储电荷，其电荷量为Q1=C V ；当时钟为低电平时，M 截止，M 导通，电容C 上储存的电荷通过M2 向V2 端传送。这样在一个时钟周期内， 从 V1 端径电容C1 向V2 端传送的电荷量为Q=C （V1-V ）VIC1V2-则单位时间内，由 V1端送到V2端的平均电荷量，即电流的大小为： I = DQ =

26、 C (V - V )1TT12SS式中TS 为时钟信号的周期。则V1V2 两端之间可以等效为一个电阻器，其阻值大小为：V - VT1 ,将已知数据代入上式，得C =1Pf。R = 12 = S =1eqICf Cs 13、右图为一种开关电容实现集成电路电阻设计的电路图。设开关频率为 fS=50KHZ，要模拟一只 20M的电阻，求电容器的电容？解：当驱动时钟为高电平时，开关S1 闭合，S2 断开，这时电容器清零。当时钟为低电平时，S1 断开，S2 闭合，电容C1 充电到（V1V2），故电容 C1 存储的电荷量为： Q=C1（V1V2），则在时钟的一个周期内，从V1 端流到f+M1fM2+V2

27、端的平均电流为： I = Q = C f (V - V ) ，VCVT1 s1212S-，相应的等效电阻Req 为： reqV - V1= 12 =IC f1 s将已知数据代入上式，的C1=1Pf。- 9 -3、 如右图是基本恒流源电路，这种恒流源也叫做“电流镜”,BE1BE212它是由两个配对晶体管T1，T2 构成，设两个晶体管完全对称， 前向压降 V=V，电流放大系数 = ，Ir 为参考电流， Io 为恒流源输出电流。请导出它们之间的关系；当 = =10012时，输出电流 Io 与参考电流 Ir 的之间的相对误差。解：I = Irc 2+ I + I= I +c = I (1+)2I2b1

28、b 2cbcb22I = Ioc， Ir= I (1+o) , Ibo= I (1-rb + 2)当b1 时， I I ，其相对误差为： Ir - Io =2orIrb + 2当b = 100 时，代入上式得相对误差为 2%。5、电阻比例型恒流源电路如下图，图中T1，T2 射极接上两个电阻 R1，R2，即构成了比例型恒流源电路。试推导输出电流 Io和参考电流 Ir之间的关系式。答：在右图中，改变R 与 R 比值，即可改变输出电流I和参考电12o流 I 之比。由图可以写出：rVRE1+ I Re1 1= VRE 2+ I Re 2 2, 即 VRE 2- VRE1= I R - I R ，e1

29、1e 2 2根据晶体管原理又可以写出：KTI，KTI，VRE1=lnqIe1es1VRE 2=lnqIe2es 2V- V= KT (ln Ie2 - ln Ie1 ) = KT ln Ies1Ie2 ,RE 2RE1qIe1Ies1q I Ie1 e1设 T1，T2 两个管发射区面积设计相同，工艺上实现单位面积反向漏电流也相同，即I= I，则可以得出：V- V= KT ln Ie2 ，es1es 2RE 2RE1qI1e1比较上面两式可得I= Ie22 + KT ln Ie 2 ,Re1R1RqI= rln21e1I = I I ,在忽略基流电阻情况下， I I，则有IIr R + 1KTI

30、 ，oe1e 2当 I I 或 I RKT ln Ie 2时， Ir e 2R2 .oRRqI11oe1e2e 2 2qIe1IRr o1可见，输出电流I和参考电流 I 之间的关系可由R 和 R的比值来决定，因此灵活性or12大，这种恒流源还有温度补偿作用，如当温度上升时，VBE1 下降，同时VBE2 也下降，减小了输出电流 Io上升。6、小电流恒流源电路。在集成运放中，参考电流Ir 通常是由主偏置电流源提供，电流一般较大，如输出电流 Io要求很小的情况时，需要用小电流恒流源来实现，如图下所示。这种恒流源也称widlar 恒流源。试推导输出电流 Io和参考电流 Ir之间的关系式。答：由右图和晶

31、体管发射极总电流和发射极电压关系可得：VRE 2= VRE1+ I R ，e1 1I = 1 (V- V) ，V= KT ln Ie1 ，VKTI=ln e2e1R1RE 2RE1RE1qIes1RE 2qIes 2- 10 -设 T1 与T2 管子完全对称，则有Ies1= I， Ies 2e1KTI=ln e 2R qI当b1 时，基极电流忽略不计， Io I , Ie1r1e1 I，e 2最后得出： Io= KT ln Ir ，或RR qI1= KT ln Ir I qI（小电流恒流源）1ooo只要给定参考电流Ir和设定输出电流 Io，则可算出电阻 R 值，这种恒流源设计方便1灵活，在固定

32、的参考电流下，只要改变R1 值，就可以得出不同的输出电流Io；同时当Ir受电源电压波动影响时， Io变化很小， Io较稳定。六、设计题（使用ABEL_HDL 语言设计）1、用真值表描述方式，设计一个 4-2 线编码器， 并编写测试向量文件。MODULECODER24TITLECODER24 I3,I2,I1,I0PIN;O1,O0PINISTYPECOM;TRUTH_TABLE(I3,I2,I1,I0-O1,O0)0,0,0,1-0,0;0,0,1,0-0,1;0,1,0,0-1,0;1,0,0,0-1,1;END2、 用逻辑方程描述方式，编写设计一个 3-8译码器的程序。MODULECODE

33、38 TITLECODE38 A1,A2,A3PIN;Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7PIN ISTYPE COM;EQUATIONSY0=!（!A3&!A2&!A1);Y1=!(!A3&!A2&A1);Y2=!(!A3&A2&!A1);Y3=!(!A3&A2&A1);Y4=!(A3&!A2&!A1);Y5=!(A3&!A2&A1);Y6=!(A3&A2&!A1); Y7=!(A3&A2&A1); END- 11 -4-2 线编码器的测试向量文件： MODULECODER24 TITLECODER24 I3,I2,I1,I0PIN;O1,O0PINISTYPECOM; X=.X.;TEST_VECTORS(I3,I2,I1,I0-O1,O0)0,0,0,1-X,X;0,0,1,0-X,X;0,1,0,0-X,X;1,0,0,0-X,X;END3、十进制计数器的设计MODULEcount10 CP,RPIN;Q3.Q0PINISTYPEREG; COPINISTYPECOM; Q=Q3.Q0;EQUATIONS Q.CLK=CP; Q.AR=R;WHEN(Q=9)&!R THENQ:=0;CO=1; ELSEQ:=Q+1;CO=0; END