科斯塔斯环总结报告38354.pdf

《科斯塔斯环总结报告38354.pdf》由会员分享，可在线阅读，更多相关《科斯塔斯环总结报告38354.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-.z.Costas 环研究总结报告 一、研究目的：高速移动通信系统中，收、发送机的相对运动使得接收信号不可防止地形成快衰落信道，从而引入较大的多普勒偏移和多普勒变化率，故此必须纠正或补偿多普勒频偏和多普勒变化率，以保证收发系统间的信号同步。由于较大的多普勒频偏和多普勒变化率的存在，造成接收载波与给定载波在频率和相位上均存在较大的差异，为正确解调需使用载波跟踪机制来提取相干载波，costas 环路是高效、可靠的跟踪环路，在成熟系统中常用来来提取接收信号相干载波，以实现对接收信号进展准确相干解调，确保收发系统信号间高可靠和高精度的同步。二、性能要求：依系统指标需求，要求该环路能够狗在 100 u

2、s约合 200 个复值信号点之内到达求解稳定，输出相干载波的实时频偏估测值，并纠正频偏，纠偏范围依系统指标需求应到达1khz-30khz载波 2Mhz；频率抖动范围在频偏的 10%以内噪声10db；相位抖动范围在5o噪声10db。基于costas 环路的高效性和可靠性以及较低的实现代价，本课题经过仿真验证，选择该环路作为该功能模块的实现环路。三、costas 环路根本原理概述：Costas 环路在系统架构中的接入示意图如图 1 所示：图 1 costas 环路系统架构中的接入图 Costas 环路功能构造图如图 2 所示：图 2costas 环路功能构造图 设输入的下变频后的 2PSK 信号假

3、设没有 GAWN 噪声影响m()cos()ctw t，其中m(t)是基带调制信号 cos(WCt)是调制载波，假定环路锁定，且不考虑噪声影响，则振荡器输出的两路互为正交的本地载波分别为 v1cos(w()ctt(2)v2sin(w()ctt (3)()t为本地载波与输入相干载波之间的相位差。由图 1 所示输入信号()cos(w)cm tt分别与锁定后的本地载波即式(2)、(3)相乘得到 1v3()cos(w t)cos(w()()cos()cos(2w()2cccm tttm tttt (4)1v4()cos(w t)sin(w(t)()sin()sin(2w()2cccm ttm tttt-

4、.z.(5)经过低通滤波器滤除 2 倍分量得到 1v5()cos()2m tt(6)1v6()sin()2m tt (7)V5 和 V6 相乘得到 v()sin(2()ddtKt(8)可以把上面局部看做是一个鉴相的过程，v()dt就是鉴相结果。环路滤波器的功能构造图如图 3 所示：图 3 环路滤波器 则v()dt经过环路滤波器得到v(t)=v(t)1v(t 1)2dddKK(10)环路滤波器输出相角v()dt，v()dt控制 VCO 的相位和频率，使v()dt一直变小直到接近于 0，此时锁相环进入稳定状态，此时 V1 就是所需的相干载波，而 V5 就是相干解调输出。四、costas 环路具体算

5、法实现 图 4QPSK 信号相干载波提取与相干解调实现 下变频后得到两路信号假设在理想状态下点的偏转只和频偏有关忽略噪声的影响(w)()()cjtS tm t e(9)为初相，wc等于频偏和载波的比值。VCO 输出信号可以表示为(w)djte(10)令(9)与(10)相乘()t(w)(w)()()cdcdjwwjtjtm t eem t e(11)re()cos()tcdm tww (12)im()sin()tcdm tww (13)鉴相：1)反正切函数法-.z.)2,1,0()()cos()()sin()(arctan()/arctan(kktwwwwtmtwwtmreimdcddcc14

6、基 于 QPSK调 制(21)(1,2,3,4)4nn，QPSK调 制 所 有 的 点 都 位 于45,135,225,315，假设想正确解调信号，则解调后的所有点都应位于旋转45的坐标轴上。相角为(21)()t(0,1,2)(n0,1,2,3)444cdnwwkk (15)2)符号函数法 22()()sign imresign reimreim (16)3)乘法器+低通滤波器法 令已调信号()cos(w)cm tt VCO 输出sin(w)ct 1v7()cos(w t)sin(w)()sin()cos(2w)2cccm ttm tt(17)经过低通滤波器滤除 2 倍分量得到 1=()sin

7、()2m t(18)综上所述三种鉴相方法，(2)和(3)都用到)sin(这公式只在很小时成立，所以(1)准确度最高，本研究采用反正切函数法。环路滤波器：环路滤波器对输入信号的噪声起抑制作用，并调节环路的矫正速度。常用的环路滤波器有无源比例积分滤波器，有源比例积分滤波器，理想比例积分滤波器。选择理想比例积分滤波器进展讨论：图 3 理想比例积分滤波器 knnXKkXKkY0)(2)(1)(19)K1 和 K2 是此环路滤波器的两个系数，-.z.22281144()4()1244()nsodnsnsnsodnsnsw TKK Kw Tw Tw TKK Kw Tw T (20)doKKK 为环路增益，

8、是锁相环阻尼系数，1482LnBw为环路固有角频率，LB是环路噪声带宽，sT是环路滤波器的采样周期即 NCO 相位调整时间间隔。根据(20)式计算环路滤波器系数：1)确定阻尼系数(工程取值一般为 0.707)。2)根据锁相环的跟踪精度要求及跟踪范围要求确定其等效噪声带宽通常取bLRB1.0bR为信息数据速率。3)由量化的阶数及 NCO 输出的量化幅度值计算环路增益。VCO：用于根据给定的相角产生正弦和余弦三角函数。根据接收信号得到相角，经过环路滤波器后去控制 VCO 的输出，使得相角逐渐变小，最终使相角减小到很小的数值，得到稳定的dw可以估计出频率偏移，re 和 im 就是信号的相干解调后的实

9、部和虚部。五、VHDL 仿真实现 已下变频调制后的 QPSK 信号 I 和 Q 两路，载波 2Mhz，噪声 10dB，设定环路滤波器系数C1=1/2，c2=1/27。VHDL 各模块端口描述：图 4 VHDL 构造图 顶层模块 PONENT costas_PLL3 PORT(clk200m:IN std_logic;-200M 时钟用于高速计算 clk2m:IN std_logic;-2M 时钟信号输入时钟 rst:IN std_logic;-复位信号高有效 IM_in:IN std_logic_vector(15 downto 0);-输入信号虚部 RE_in:IN std_logic_ve

10、ctor(15 downto 0);-输入信号实部 chu_enable:IN std_logic;-chu 序列有效标志位 data_enable:IN std_logic;-有效数据有效标志位 IM_out:OUT std_logic_vector(15 downto 0);-虚部输出 RE_out:OUT std_logic_vector(15 downto 0);-实部输出 chu_v:OUT std_logic;-chu 序列标志位 data_v:OUT std_logic;-有效数据标志位 clk_out:OUT std_logic;-输出时钟-.z.);END PONENT;复乘

11、模块 ponent ple*port(clk:in std_logic;-输入 200M 高速时钟 ar:in std_logic_vector(15 downto 0);-输入数据实部 ai:in std_logic_vector(15 downto 0);-输入数据虚部 br:in std_logic_vector(15 downto 0);-相角余弦输入 bi:in std_logic_vector(15 downto 0);-相角正弦输入 pr:out std_logic_vector(31 downto 0);-输出实部 pi:out std_logic_vector(31 down

12、to 0);end ponent;-输出虚部 鉴相模块 ponent phase_out port(clk:in std_logic;-输入 200M 高速时钟 reset:in std_logic;-复位信号 enable:in std_logic;-鉴相使能标志位 *_in:in std_logic_vector(15 downto 0);-输入复乘器的实部结果 y_in:in std_logic_vector(15 downto 0);-输入复乘器的虚部结果 phase_out:out std_logic_vector(15 downto 0);-相位角输出相位响应输出 end pone

13、nt;环路滤波器模块 ponent loop_filter port(clk:in std_logic;-200M 高速工作时钟 reset:in std_logic;-复位信号 count2:in std_logic_vector(15 downto 0);-计数器循环计数周期 100 phase_in:in std_logic_vector(15 downto 0);-输入鉴相器输出的相角角 freq_part1:out std_logic_vector(15 downto 0);-频率响应输出 phase_out1:out std_logic_vector(15 downto 0);-输

14、出一个经环路滤波器平滑后的相位角 end ponent;VCO 模块 ponent cordic -用 cordic 模块作为 VCO port(clk:in std_logic;-200M 高速时钟 phase_in:in std_logic_vector(15 downto 0);-环路滤波器输出的相位角 sin:out std_logic_vector(15 downto 0);-输入的相角的正弦函数输出 cosine:out std_logic_vector(15 downto 0);-输入的相位角的余弦函数输出 end ponent;仿真结果输出入以下图：进入锁相环的信号星座图如以下

15、图：图 5：进入锁相环的信号星座图 信号经过锁相环后其频率响应曲线如以下图 图 6：锁相环频率响应曲线图 信号经过锁相环的相位响应曲线如以下图：图 7 锁相环相位响应曲线图-.z.信号经过锁相环后的星座图如以下图 图 8：信号经过锁相环后输出的星座图(此星座图是锁相环锁定后估计出平均频偏后逐点纠频所得，由于初相角未知固此星座图有个固定偏移)得出结论：在130点后锁相环进入锁定状态，估计出频偏大概为6Khz，频偏抖动范围是500hz，相位在5范围内抖动，星座聚拢在四个点上，锁相环成功锁定。锁相环的锁定频偏的范围可以通过改变程序中的环路滤波器系数来改变，本程序的锁定范围大概在 800hz-30Khz。锁相环锁定时间和其精度是负相关的，假设要缩短锁定时间必然要牺牲精度，反之亦然。六、缺点与缺乏及解决方案：缺点与缺乏：锁相环锁定后输出的信号星座图存在90,180,270的旋转。这种旋转是由于不知道信号经 QPSK 调制后的相位造成的。解决方案：可以先发一有限长的经 QPSk 调制后均位于45初相的信号，这样可以纠正旋转。可以在锁相环锁定后取频偏的平均值，然后直接根据其频偏的平均值来纠频。这样会存在一个固定相位的旋转即进入锁相环的信号的第一个码元的初相。可以把 QPSK 调制后的信号进展差分编码，即采用相对移相QDPSK，然后对锁相环输出数据进展差分译码即可。