微机原理第3章.pptx

《微机原理第3章.pptx》由会员分享，可在线阅读，更多相关《微机原理第3章.pptx（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 2)半导体存储器按存储信息的功能，分为随机存取存储器RAM和只读存储器ROM。第1页/共49页 MOS型存储器按信息存放方式又可分为静态RAM（简称SRAM)和动态RAM(简称DRAM)。SRAM存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息不会丢失。其优点是不需要刷新，控制电路简单，但集成度较低，适用于不需要大存储容量的计算机系统。DRAM存储单元以电容为基础，电路简单，集成度高，但也存在问题，即电容中的电荷由于漏电会逐渐丢失，因此DRAM需要定时刷新，它适用于大存储容量的计算机系统。第2页/共49页内存储器的性能指标内存储器的性能指标 1.1.存储容量存储容量 用字数位数表示，

2、以位为单位。单片存储容量为MN，其中：M：表示芯片中所有可寻址的单元数，它决定了该器件的地址引脚位数。例如，2 K8位2716的地址线是11位(211=2048=2 K)。N：表示每个可寻址单元的存储位数(即存储“位”信息)，它决定了该器件的数据引脚位数。例如，对于16 K1位(2118)(16 K字节的同一位)，若由2118组成16K字节容量的存储器，则需8片2118第3页/共49页 2.2.最大存取时间最大存取时间 内存储器从接收、寻找存储单元的地址码开始，到它取出或存入数码为止所需的时间叫作存取时间。3.3.功耗功耗 “维持功耗”:存储器不进行读写操作时的功耗，该功耗一般很小。“操作功耗

3、”:存储器进行读写操作时的功耗。第4页/共49页 4.4.可靠性可靠性 抗干扰(温度、电磁场)的能力，一般无故障平均为几千小时以上 5.5.集成度集成度 所谓集成度是指在一片数平方毫米的芯片上能集成多少个基本存储电路，每个基本存储电路存储一个二进制位，所以集成度常表示为位/片。目前典型产品的集成度有 1 兆位/片、16 兆位/片、64 兆位/片等。第5页/共49页基本结构及组成基本结构及组成图 3.1 随机存取存储器的结构框图 3.2 3.2 随机存取存储器随机存取存储器RAMRAM 读/写控制芯片开放输出开放第6页/共49页 1.存储矩阵也叫存储体，是存储器中存储信息的部分，由大量的基本存储

4、电路组成。每个基本存储电路存放一位二进制信息，这些基本存储电路有规则地组织起来(一般为矩阵结构)存储体中，可以由N个基本存储电路构成一个并行存取N位二进制代码的存储单元(N的取值一般为1、4、8等)。为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。这样，对于容量为2n个存储单元的存储体，需要n条地址线对其编址，若每个单元存放N位信息，则需要N条数据线传送数据，芯片的存储容量就可以表示为2nN位。第7页/共49页 2.地址译码器存储芯片中的地址译码电路对CPU从地址总线发来的n位地址信号进行译码，经译码产生的选择信号可以惟一地选中片内某一存储单元，在

5、读/写控制电路的控制下可对该单元进行读/写操作。第8页/共49页 3.3.存储器控制电路存储器控制电路 存储器控制电路接收来自CPU或外部电路的控制信号，经过组合变换后，对存储矩阵、地址译码器及三状态双向缓冲器进行控制。芯片允许引线端CS 或芯片开放引线端CE、输出禁止引线端OD 或输出开放引线端OE 读/写控制引线端R/W或写开放引线端WE。第9页/共49页 4.4.三状态双向缓冲器三状态双向缓冲器 当对存储器芯片进行写入操作时，芯片开放信号及写开放信号有效，数据从系统数据总线经三状态双向缓冲器传送至存储器中相应的基本存储电路。当存储器芯片进行读出操作时，芯片开放信号及输出开放信号有效，写开

6、放信号无效或读/写控制信号为读态，数据从存储矩阵中相应的基本存储电路中经三状态双向缓冲器传送至系统数据总线。不对存储器芯片进行读/写操作时，芯片开放(或芯片选择)信号无效，输出开放信号也无效，致使存储器芯片的三状态双向缓冲器对系统数据总线呈现高阻状态。第10页/共49页典型存储器芯片举例 1.Intel 6116静态RAM芯片图 3.6 Intel 6116 的结构框图及引脚排列 片选写入输出控制2k8第11页/共49页2.2164A2.2164A动态动态RAMRAM芯片芯片64k164k1位位图 3.7 Intel 2164A 引脚与逻辑符号 第12页/共49页图 3.8 Intel 216

7、4A 结构框图 第13页/共49页静态静态RAMRAM芯片组的连接芯片组的连接1)芯片组的组成:2)芯片组数的计算:3)芯片数的计算:第14页/共49页图 3.9 2568 芯片组 第15页/共49页图 3.10 用 2568 芯片组组成 40968 存储容量(a)片内地址线及片选地址线；(b)连线图第16页/共49页动态动态RAMRAM的连接与再生的连接与再生1)问题的提出 MOS管源栅电阻虽大但不是无穷大，存在泄漏电流，电容上电荷不可能永久保存，须定时恢复，所以定时对DRAM基本存储单元电路进行信息恢复的工作称存储器刷新(再生)，刷新是按行进行的。虽然一行中的各基本存储电路在读写时都由刷新

8、放大器进行了刷新，但由于访问DRAM各行的随机性特性，必须有专门的刷新周期定时对DRAM各行的所有电路刷新。第17页/共49页图 3.11 动态RAM的连接 第18页/共49页1.4k1DRAM芯片存储矩阵64行 64列，再生次数642.16k 1DRAM芯片存储矩阵128行 128列,再生次数1283.Intel2164 ：64k 1DRAM芯片存储矩阵4个128行 128列,再生次数128第19页/共49页 2)刷新方式 (1)定时集中再生方式：将刷新周期分为两部分。CPU对存储器进行正常的读写。停止CPU对存储器的读写，集中进行刷新。(2)非同步再生方式。采用这种再生方式时，再生操作与C

9、PU的操作无关，每隔一定时间进行一次再生操作，因而设计比较自由。但必须设有读/写周期与再生周期的选择电路。当两者出现冲突时，会因此而增加读/写周期的时间。第20页/共49页 (3)同步式再生方式。这种再生方式是在每一个指令周期中利用CPU不进行读/写操作的时间进行再生操作，因而减少了特别增设的再生操作时间，有利高速化，而且线路也不复杂，采用较多。第21页/共49页 3)刷新周期的特点(与存储器正常读写之区别)(1)相同点：再生过程与读写过程类似，再生周期与读写周期相等。(2)不同点：再生按行进行。具体有如下三点：刷新地址由专门的寄存器(刷新地址寄存器)提供而不来自AB，不需列地址。同时刷新存储

10、器各模块中(即列选信号无效)每一块的同一行，而存储器正常读写时仅选中存储器某一模块中某一块的某一行某一列存储单元。片内各芯片数据输出高阻状态。第22页/共49页小结 1.静态RAM (1)制造工艺：常见的有TTL、ECL、NMOS、CMOS工艺等。(2)共同点：存储在双稳态触发器中。(3)优点：工作稳定、使用方便、最大存取时间短、不需附加再生电路。另外，CMOS具有超低功耗和强干扰性。(4)缺点：功耗大。第23页/共49页 2.动态RAM及准静态RAM (1)NMOS工艺动态RAM特点：集成度高、成本低、功耗小，尤其维持功耗小。(2)iRAM：它弥补了静态RAM集成度低、动态RAM需加再生外围

11、电路的缺点。3.半导体RAM的易失性问题 设置后备电源第24页/共49页 1)特点 ROM的主要特点有：非易失性，工作时仅读，是存储器系统中不可缺少的部分，用于存入固定的程序(引导)数据等。3.3 3.3 只读存储器只读存储器ROMROM第25页/共49页图 3.13 ROM结构框图 2)结构单向导通选择开关阵列三态门结构第26页/共49页图 3.14 161 位ROM阵列 ROM存储矩阵中基本存储电路的编址方式与RAM相同。第27页/共49页 3)分类 根据选择开关状态设置方法的不同，可将ROM分为3类。(1)掩模编程的ROM：工厂生产出厂时用掩模技术将所存信息固化好且不可更改。一般称之为R

12、OM。它采用单向导通选择开关，既可用双极工艺实现，也可用MOS工艺实现。它的用途主要有以下两方面:用作标准程序存储器.存储数学用表第28页/共49页 (2)可编程ROM(PROM)：产品出厂时未存信息全0(或全1)，使用时由用户用熔断法或机械法一次性将程序固化置入，不可再更改。(3)可擦除、可编程ROM，简称EPROM，它又分为以下两种：紫外线擦除(UVEPROM)：可反复擦除(擦全部内容)、写入，用于微型机的标准程序存储器或专用程序存储器。电擦除(E2PROM)：擦除时间短，可擦局部内容，但价高不常用。第29页/共49页只读存储器典型产品举例只读存储器典型产品举例 1.Intel 2716

13、UVEPROM存储器 (1)24DIP (2)容量：2 K8位。(3)地址线数：21024=211，有11条地址线(A0A10)，其中：A4A10:7条输入，x译码产生128行选(27)；A0A3:4条输入，Y译码产生16个Y译码输出列选(24)，组成16128矩阵。(4)矩阵组成：128128的存储矩阵，分成8个16128矩阵(每个16128矩阵表示一位的字数)。第30页/共49页图 3.17 2716 一位的结构框图第31页/共49页图 3.18 2716 的引脚排列 第32页/共49页表 3.1 Intel 2716 的工作方式选择 第33页/共49页表 3.2 微型机中常用的UVEPR

14、OM 第34页/共49页2.Intel 2816 E2PROM存储器 图 3.19 Intel 2816 的管脚配置 第35页/共49页 (1)24DIP。(2)容量：2 K8位。(3)排列情况完全与2716一样，有6种工作方式。注意：在单字节改写前，必须进行单字节清除，不能直接将改写的数据送入未经清除的字节单元。第36页/共49页表 3.3 2816 工作方式选择条件 第37页/共49页闪速存储器闪速存储器:从EPROM演化而来，采用沟道氧化技术，是主机系统内电可重写的非易失性存储器。表 3.4 Flash与传统存储技术的主要特性比较 第38页/共49页 (2)用途：作为可更新的代码存储器：

15、以分块结构为特征的启动块式闪烁存储器。作为固态大容量存储器：用于手持机、笔记本电脑，存放操作系统或用户程序，也可放文件和可移植程序。用作固态盘：快速、就地执行，在手持机、笔记本电脑中可作为硬盘。第39页/共49页图 3.20 高速缓冲存储器与内存CPU的关系 3.4 高速缓冲存储器Cache第40页/共49页 1 1CacheCache基本工作原理 Cache是介于内存和CPU之间的一种快速小容量存储器，它保留一份内存的“内容拷贝”。它一般由高速SRAM组成，用来存放当前最频繁使用的程序块和数据，如局部循环或嵌套循环。其作用是有效减少CPU访问低速内存的次数，从而提高整机性能。CPU访问存储器

16、时，Cache控制器要检查CPU送出的地址，判别CPU要访问的地址单元是否在Cache中。若在，称为Cache命中，CPU可用极快的速度对它进行读写操作；若不在，则称为Cache未命中，这时就需要从内存中访问，同时把与本次访问相邻近的存储区域内容复制到Cache中。第41页/共49页 2 2CacheCache的编址和读写操作 Cache与内存不统一编址(因Cache中信息的调入(出)不由编程干涉，而由CPU根据一定的算法和规则来进行)。第42页/共49页本章的难点与重点在于掌握静态芯片组的连接和动态存储器的连接与再生，难点和重点难点和重点 2)芯片组数的计算:3)芯片数的计算:1)芯片组的组

17、成:第43页/共49页例31用2114(1 K4位)组成4 K8位存储模块，求所需芯片组数和芯片数。解：1个芯片组容量=1 K8位，组内片数=2，则第44页/共49页 4)存储器与系统总线的相连 方法：首先区分片内、片选地址线，将片内地址线、数据线和系统总线相应地一一相连，并将片选地址线译码处理后与CS连。假设某芯片容量为MN，则 片内地址线=lb M；片选地址线=总容量所需地址线数-片内地址线。第45页/共49页 例32如何用256l芯片组成40968存储容量?解：1个芯片组容量=2568，组内片数为8片。片内地址线=lb256=lb28=8，即片内8条地址线分别与系统地址总线的A0A7相连

18、。片选线=lb4096-8=lb212-8=12-8=4，即芯片组间的片选线分别接系统地址总线的A8A11。片内数据线分别与系统数据总线一一相连。第46页/共49页 2动态存储器的连接与再生 微机系统中对DRAM的刷新是按行进行的。因此，单片DRAM有多少行，就分多少次进行刷新。若题中只给出单片容量，没有给出列数，则按行数等于列数考虑。数据总线的连接与SRAM、EPROM的连接相同，即是与CPU数据线直接相连的。但地址线连接时，来自CPU的地址线需通过地址多路复用器转换成行地址和列地址，分两次送出给DRAM。第47页/共49页 例33 16 K1 DRAM芯片组成64 K8位存储器,对存储器进行再生，需几次才能再生完毕?解：16 K1位=27271位，而DRAM芯片地址输入采用的是两路复用锁存方式，分两组输入，可看成128行、128列，故需128次刷新完毕。刷新计数器由7位触发器组成。第48页/共49页感谢您的观看！第49页/共49页