小数型频率合成器毕业答辩兰金保.pptx

《小数型频率合成器毕业答辩兰金保.pptx》由会员分享，可在线阅读，更多相关《小数型频率合成器毕业答辩兰金保.pptx（42页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第1页/共42页课题背景和意义WiMAXWLANWPAN GlobalWMANGPS,北斗GSM/GPRSWLANBlueToothUWBHomeRFRFIDCDMAZigBee我们身处无线通信的时代TD-SCDMA WCDMA 2.4GHz附近频段内的通信标准：附近频段内的通信标准：802.11 b/g,BlueTooth,ISM 2.4GHz,DECT,ZigBee第2页/共42页课题背景和意义频率合成器为无线收发机提供本振信号时域频域第3页/

2、共42页课题背景和意义基于锁相环的整数型频率合成器基于锁相环的小数型频率合成器缺点：最小频率步长固定为Fref的整数倍，频率切换速度慢。优点：最小频率步长可以任意小，频率切换速度较快。（为了保证环路稳定，PLL的环路带宽Fref/10）第4页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第5页/共42页课题设计目标性能参数预期设计指标调频范围2.4-2.5 GHz I/Q 两路正交输出最小频率步长1 kHz频率切换时间150 s带内相位噪声-70 dBc/Hz 带外相位噪声-110

3、dBc/Hz 1 MHz频率偏移杂散-70 dBc功耗 10 mW基于TSMC 0.13 m RF CMOS工艺 第6页/共42页课题设计方法小数型频率合成器是一个复杂的数模混合系统Cadence AMS混合信号集成电路设计平台支持Verilog HDL、Verilog-A、Verilog-AMS和真实电路的混合仿真。合理的设计方法可以提高设计效率和成功率！第7页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第8页/共42页相位域小信号分析模型 对整个频率合成器系统进行线性时不变连续

4、时间小信号近似，可得：开环传输函数：闭环传输函数：环路带宽fc和相位裕度m的定义：环路所需的锁定时间：此模型的作用：1、评估锁相环的稳定性；2、根据锁定时间要求设计合适的环路带宽和相位裕度；3、根据环路带宽和相位裕度要求设计各电路模块的参数。第9页/共42页相位噪声分析与建模 各电路模块的噪声都被定义为该电路模块的输出噪声且假设各噪声源之间互不相关。小数型频率合成器的输出相位噪声功率谱密度为：-式(2-13)此模型的作用：1、评估系统的相位噪声性能；2、根据系统的相位噪声指标确定合适的环路带宽；3、根据系统的相位噪声指标确定各电路模块的噪声指标。第10页/共42页相位噪声分析与建模 小数型频率

5、合成器的相位噪声分析评估方法 -式(2-12)换算关系：第11页/共42页行为级混合信号仿真模型 VCO和多模分频器合并在同一个模块中以加快仿真速度；各电路模块的行为级模型都是参数化的。此模型的作用：1、快速地进行系统级仿真验证；2、充当模块电路的评估验证平台。第12页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第13页/共42页全数字调制器 全数字一阶调制器(x=0.537,m=17,clk=20MHz)调制器输出序列的功率谱 假设累加器数据位宽为m,将其用作一阶调制器时，缺点缺

6、点：其输出序列存在很强的周期性，引起明显的分数杂散。第14页/共42页全数字调制器 LFSR加抖的MASH 1-1-1 调制器（m=17）调制引起的量化相位误差序列：式(2-12)调制引起的量化相位噪声调制器输出序列的功率谱采用流水线结构以提高工作频率第15页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第16页/共42页锁相环电路小数型频率合成器的核心部分仍是一个锁相环第17页/共42页非线性PFD能根据相位误差的大小自动调整环路带宽，从而可加快锁相环的锁定速度。锁相环电路PFDP

7、FD与电荷泵的组合传输特性 非线性PFD的KPFD+CP的平均倍增量：第18页/共42页锁相环电路PFD特点特点：没有显式的AND门，没有增加消耗的晶体管数量。加速效果 第19页/共42页锁相环电路电荷泵传统的源极开关型电荷泵 静态匹配特性保持不变 采用动态匹配特性改进技术的源极开关型电荷泵 动态匹配特性改善明显 第20页/共42页锁相环电路电荷泵电荷泵失配对Vctrl的影响 电荷泵与PFD组合后的传输特性 动态匹配改进的电荷泵与PFD组合后输出的噪声电流 PPFD+CP=0.12mW Fref=20MHz第21页/共42页锁相环电路参考电流源温度相关性电源电压相关性第22页/共42页锁相环电

8、路VCO相位噪声调频特性曲线族瞬态起振波形Vpp750mV Kvco=115-135MHz/V-112.3dBc/Hz 1MHz offset PVCO=2mW 第23页/共42页锁相环电路多模分频器相位切换型225-256多模分频器 PMMD=0.78mW Fvco=5GHz 第24页/共42页锁相环电路多模分频器8前置分频器 1stDiv2和2ndDiv2 3rdDiv2 CML D-latch第25页/共42页锁相环电路多模分频器 S1、S2和S3依次连接到相位选择器的第一级MUX、第二级MUX和第三级MUX可以避免F8出现毛刺。第26页/共42页锁相环电路多模分频器FvcoF8F16-

9、F256C4:0010001S3:10000000001SwitchPswitch8Tvco8Tvco7Tvco读入分频模数控制信号MC4:0分频模数控制逻辑计算是否进行相位切换相位切换Pipeline第27页/共42页锁相环电路环路滤波器TL25s 根据相位域小信号分析模型可推导出一系列封闭形式的设计公式：第28页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第29页/共42页自动频率粗调电路传统闭环自动频率粗调 传统开环自动频率粗调 本课题所设计的快速开环自动频率粗调方案 采用数

10、控电容阵列降低VCO的调频增益第30页/共42页自动频率粗调电路异步频率计数存在误差的原因 计数误差 取整误差 VCO实际输出频率与期望输出频率之间的差距：总误差 计数得到的频率差距 粗调电路预设的频率差距容限Etol应能承受计数误差和取整误差的影响。VCO的相邻调频曲线的间距约为30MHz，其单个调频曲线的有效频率覆盖范围约为75MHz，Fref=20MHz，P=8，Q=64，Etol=8，因而粗调环路预设的频率差距容限为-20MHz,20MHz，总误差为(-5MHz，2.5MHz)。第31页/共42页自动频率粗调电路CntFcmpCntFref电路实现8421码第32页/共42页自动频率粗

11、调电路快速开环自动频率粗调电路的工作流程图 二进制折半查找算法;每位搜索耗时65Tref;Sband共4位，故最多耗时1+65x4个Tref;Fref=20MHz时的最大搜索时间为13.05s。第33页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第34页/共42页频率合成器的整体性能评估小数型频率合成器的最终整体结构图 第35页/共42页频率合成器的整体性能评估4635MHz 4854MHz 4635MHz 5059MHz 频率合成器输出信号的功率谱频率合成器输出信号的功率谱 频率

12、合成器的相位噪声频率合成器的相位噪声 第36页/共42页频率合成器的整体性能评估性能参数预期设计指标达到的指标调频范围2.4-2.5 GHz I/Q两路正交输出2.28-2.53 GHz I/Q两路正交输出最小频率步长1 kHz80 Hz频率切换时间150 s40 s带内相位噪声-70 dBc/Hz-80 dBc/Hz 带外相位噪声-110 dBc/Hz 1 MHz频率偏移-116 dBc/Hz 1 MHz频率偏移杂散-70 dBc-75 dBc功耗 10 mW3.2 mW仿真结果显示，各项指标都达到了设计要求。第37页/共42页报告内容课题背景和意义课题设计目标和设计方法频率合成器的系统级分

13、析与建模全数字调制器 锁相环电路自动频率粗调电路 频率合成器的整体性能评估 课题总结第38页/共42页课题总结 本文基于Cadence AMS混合信号电路设计平台对应用于无线射频通信芯片中的一种2.4GHz 小数型频率合成器进行了自顶向下的研究设计，主要完成了以下工作：小数型频率合成器的整体性能评估结果为：可在2.28-2.53GHz输出两路正交信号，杂散低于-75dBc，带内相位噪声低于-80dBc/Hz，带外相位噪声约为-116dBc/Hz 1MHz频率偏移，频率切换时间约为40s(其中自动频率粗调过程耗时13.05s)，整体功耗估计为3.2mW，各项指标都达到了设计要求。为频率合成器建立

14、了系统级的相位域小信号分析模型、噪声模型和行为级混合信号仿真模型；设计了一个MASH 1-1-1结构的全数字调制器，它采用LFSR加抖成功地消除了分数杂散；我们还对该调制器所引入的量化相位噪声进行了分析；设计了一种可加快锁相环锁定速度的非线性鉴频鉴相器，它没有引起任何设计成本增加；设计了一种动态匹配性能得到改进的源极开关型电荷泵，它可降低频率合成器的参考杂散和提高环路的线性度；在1.2V电源电压下基于数控电容阵列技术设计了一个调频增益135MHz/V，调频范围达到4.5-5.1GHz的VCO；基于相位切换技术设计了一个225-256的多模分频器，它的最高工作频率可达到7GHz，工作在5GHz时

15、功耗仅为0.78mW；提出了一种快速开环自动频率粗调方案，该方案基于二进制折半查找算法对VCO的调频曲线进行搜索，每位搜索仅需65个参考时钟周期。第39页/共42页攻读硕士学位期间发表的论文及其它成果 Jinbao Lan,Fengchang Lai,Zhiqiang Gao,Hua Ma and Jianwei Zhang.A Nonlinear Phase Frequency Detector for Fast-Lock Phase-Locked Loops.Submitted to The IEEE 8th International Conference on ASIC(ASICON 2009).来逢昌，兰金保，高志强，王进祥.无鉴相盲区的非线性鉴频鉴相器.中国发明专利，申请号：200810137288.1，公示中.第40页/共42页谢 谢！第41页/共42页感谢您的观看！第42页/共42页