数字电路与逻辑设计 计数器.pptx
《数字电路与逻辑设计 计数器.pptx》由会员分享,可在线阅读,更多相关《数字电路与逻辑设计 计数器.pptx(55页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、一、计数器的概念一、计数器的概念用来计算输入脉冲数目的时序逻辑电路。它是用电路的不同状态来表示输入脉冲的个数。计数器计数器的模计数器所能计算的脉冲数目的最大值(即电路所能表示状态数目的最大值)电路作用:分频、定时、产生脉冲序列、数字运算等;第1页/共55页二、计数器的分类二、计数器的分类按触发器的翻转次序,分为同步和异步计数器按进位制,分为模二、模十和任意模计数器按逻辑功能,分为加法、减法和可逆计数器按集成度,分为小规模与中规模集成计数器第2页/共55页三、集成同步计数器 介绍:异步清除:当CR=0时,Q均为0 74161 4位二进制加法计数(异步清除)74160 十进制同步计数器(异步清除)
2、同步清除:是当CR=0时,在时钟信号作用下,实现清除。74163 4 4位二进制加法计数(同步清除)74162 十进制同步计数器(同步清除)第3页/共55页 74192:双时钟触发的4位十进制同步加/减计数器.74193:双时钟触发的4位二进制同步加/减计数器.74190:4位十进制同步加/减计数器。74191:4位二进制同步加/减计数器。集成同步计数器第4页/共55页1.集成集成同步同步计数器计数器74161第5页/共55页 1 1、集成同步计数器7416174161 四个J-K触发器构成D3 D0:数据输入端CP:时钟输入,上升沿有效CR:异步清零,低电平有效LD:同步预置,低电平有效Q3
3、 Q0:数据输出端CTP、CTT:使能端,多片级联1).逻辑符号CPD3D2D1D0Q3Q2Q1Q0COCTPCTT74161第6页/共55页2)74161逻辑功能描述逻辑功能描述CO=CTTQ0Q1Q2Q374161逻辑功能表逻辑功能表保持保持,CO=0010Q3 Q2Q1Q0CPCTPCTT LDCR输输 出出预置数据预置数据输入输入时钟时钟使能使能预置预置0 0 0 0X X X X011保持保持,CO保持X X X X0111计计 数数X X X X1111清零清零 CR 异步异步清零清零(与与CPCP无关)无关)LD同步同步并行置数并行置数(在CP上升沿时)CTPCTT=0 保持保持
4、状态不变状态不变Q3Q2Q1Q00000Q3Q2Q1Q0 D3D2D1D0(CP)CTPCTT=1 计数Q3Q2Q1Q0 Q3Q2Q1Q0Q3Q2Q1Q0Q3Q2Q1Q0 1D3D2D1D0d3 d2 d1 d0d3 d2 d1 d0CPD3D2D1D0Q3Q2Q1Q0COCTPCTT74161第7页/共55页时序图时序图 LD d0 d1 d2 d3 CP CTP CTT Q0 Q1 Q2 Q3 CO 计数 保持 异步清零 同步预置 CR第8页/共55页01111CR清零0111LD预置 0 1 01 1CTT CTP使能CP时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入0
5、 0 0 0d3 d2 d1 d0保 持保 持十进制计数Q3 Q2 Q1 Q0输出工作模式异步清零同步置数数据保持数据保持加法计数7416074160的功能表 8421 8421BCD码同步加法计数器7416074160CPD3D2D1D0Q3Q2Q1Q0COCTPCTT74160第9页/共55页2、四位二进制同步计数器、四位二进制同步计数器CT74163 CT74163 CT74161功能表 输 入 输 出CPCRLDCTT CT PA B C DQA QB QC QD00 0 0 0 10A B C DA B C D110保持11 0保持111 1计数CT74163功能表第10页/共55页
6、2 2、四位二进制同步计数器、四位二进制同步计数器CT74163 CT74163 采用同步清零方式。当C CR=0R=0时,只有当CPCP 的上升沿来到时,输出Q QD DQ QC CQ QB BQ QA A 才被全部清零。(1 1)外引线排列和CT74161CT74161相同(2 2)置数,计数,保持等功能与CT74161CT74161相同(3 3)清零功能与CT74161CT74161不同第11页/共55页解:解:1片片74LS161只能构成模只能构成模16计数器,模计数器,模256=1616,所,所以可用以可用两片两片74LS161实现。两片均接成模实现。两片均接成模16计数器并将计数器
7、并将两片级联起来,让两个芯片协同工作即可两片级联起来,让两个芯片协同工作即可构成模构成模256计计数器数器片与片之间的连接方式:片与片之间的连接方式:并行进位:低位片的进位信号(并行进位:低位片的进位信号(CO)作为高位片的使能)作为高位片的使能 信号信号(同步级联)(同步级联)串行进位:低位片的进位信号(串行进位:低位片的进位信号(CO)作为高位片的时钟)作为高位片的时钟 脉冲(异步级联)脉冲(异步级联)设计思想:设计思想:3 3、集成计数器的计数扩展、集成计数器的计数扩展例:用例:用7416174161组成模组成模256256计数器。计数器。第12页/共55页1N=1616=256N=16
8、16=256 计数状态计数状态 :0000 0000:0000 0000 1111 11111111 1111串行进位串行进位异步级联异步级联CPCP1 1 1 1 1 1 1 1 +0 0 0 1+0 0 0 1并行进位并行进位同步级联同步级联 电路图电路图 第13页/共55页 集成计数器可以加适当反馈电路后构成任意模值M M计数器。通常中规模集成计数器都有清0 0、置数等多个控制端,因此实现任意M M计数的基本方法有两种:(一)利用清除端CRCR的复位法。(反馈清零法)(二)利用置入控制端LDLD的置位法。(同步预置法)第14页/共55页态序表态序表 N Q3 Q2 Q1 Q0 CR0 0
9、 0 0 0 11 0 0 0 1 12 0 0 1 0 13 0 0 1 1 14 0 1 0 0 15 0 1 0 1 16 0 1 1 0 17 0 1 1 1 18 1 0 0 0 19 1 0 0 1 110 1 0 1 0 0采用采用CT74161(一)反馈清零法反馈清零法例1 1:分析图示电路的功能功能:M=10M=10同步计数器CR=Q3Q1&CPD3D2D1D0Q3Q2Q1Q0COCTPCTT741611第15页/共55页 为什么为什么1010状态不算在主循状态不算在主循环内,用波形图说明环内,用波形图说明同步计数器最低位同步计数器最低位Q0在在CP翻转。先画最低位翻转。先画
10、最低位Q0Q2在在Q1翻翻Q3在在Q2翻翻 当第十个脉冲上升沿到达后当第十个脉冲上升沿到达后Q3Q2Q1Q01010,/CR0。只要。只要/CR=0,计数器强制置计数器强制置0。1010只能使只能使Q3Q1出现一个很窄的小毛刺。出现一个很窄的小毛刺。缺点缺点:Q1输出波形上有毛刺。造成输出波形上有毛刺。造成/CR脉冲宽度太窄,清脉冲宽度太窄,清0不可靠。不可靠。Q1在在Q0翻翻&CPD3D2D1D0Q3Q2Q1Q0COCTPCTT741611第16页/共55页 当当Q1由由10,Q3没来的及翻,没来的及翻,/CR早已变为早已变为1,造成造成Q3Q2Q1Q01000。发生错误计数。发生错误计数假
11、设假设:Q1比比Q3速度快,低位先翻。速度快,低位先翻。第17页/共55页&0&D3D2D1D0Q3Q2Q1Q0COCTPCTT74161当第十个当第十个CP到来:到来:1 011G1G2G3010当第十个当第十个CP到来:到来:01 在在第第十十个个CP的的或或沿沿的的作作用用下下,Q端端输输出出的的清清0信信号号宽宽度度和和计计数数脉脉冲冲CP=1的的持持续续时时间间相相同同。足足以以保保证证各各级级触触发器能正常工作。发器能正常工作。基本触发器基本触发器Q=0,/CR=0,使使Q3Q2Q1Q0=0000。基本触发器基本触发器Q=1,/CR=1。000100加基本加基本RS触发器,使触发器
12、,使/CR 脉冲宽度变宽脉冲宽度变宽CP1第18页/共55页利用异步清零法实现模利用异步清零法实现模10计数的计数的波形图:波形图:123456789 10第19页/共55页态序表态序表 N Q3 Q2 Q1 Q00 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0采用CT74161CT74161例2 2:分析图示电路的功能(一)反馈清零法反馈清零法D3D2D1D0Q3Q2Q1Q0COCTPCTT74161C
13、P1&第20页/共55页 确定有效状态 画出计数器的逻辑电路找出反馈清零状态产生反馈清零信号2 2、采用清零法设计任意模值计数器设计步骤第21页/共55页反馈清反馈清0 0法的基本思想是:法的基本思想是:计数器从全计数器从全0 0状态状态S S0 0开始计数,计满开始计数,计满M M个状态产生清个状态产生清0 0信号,使计数器恢复信号,使计数器恢复到初态到初态S S0 0,然后再重复前面过程。然后再重复前面过程。第22页/共55页例例1 1、用、用74161组成十进制组成十进制(N=10)计数器计数器解:解:Q3Q2Q1Q00 0 0 00 0 0 10 0 1 01 0 0 11 0 1 0
14、1 1 1 11 0 1 1 选择初态为选择初态为0,09为有效状态,为有效状态,1015为为无效状态。无效状态。当当 输输 入入 十十 个个 CP脉脉 冲冲,Q3Q2Q1Q0=1010时时,强强制制计计数数器器置置0。强强制制置置0信信号号是是异异步步置置0,与与计计数数器器其其它它状状态态无无关关。因因而而1010这这个个状状态态不不计算在主循环内。计算在主循环内。反馈电路是一个二输入与非门反馈电路是一个二输入与非门()CR=Q3Q1第23页/共55页&CPD3D2D1D0Q3Q2Q1Q0COCTPCTT741611最后画出原理电路图:最后画出原理电路图:第24页/共55页 当当Q1由由1
15、0,Q3没来的及翻,没来的及翻,/CR早已变为早已变为1,造成造成Q3Q2Q1Q01000。发生错误计数。发生错误计数假设假设:Q1比比Q3速度快,低位先翻速度快,低位先翻第25页/共55页&0&D3D2D1D0Q3Q2Q1Q0COCTPCTT74161当第十个当第十个CP到来:到来:1 011G1G2G3010当第十个当第十个CP到来:到来:01 在在第第十十个个CP的的或或沿沿的的作作用用下下,Q端端输输出出的的清清0信信号号宽宽度度和和计计数数脉脉冲冲CP=1的的持持续续时时间间相相同同。足足以以保保证证各级触发器能正常工作。各级触发器能正常工作。基本触发器基本触发器Q=0,/CR=0,
16、使使Q3Q2Q1Q0=0000。基本触发器基本触发器Q=1,/CR=1。000100加基本加基本RS触发器,使触发器,使/CR 脉冲宽度变宽脉冲宽度变宽CP1第26页/共55页例例2 2 用7416074160组成4848进制计数器。先将两芯片采用同步级联方式连接成100100进制计数器,然后再用异步清零法组成了4848进制计数器。解:解:因为N4848,而7416074160为模1010计数器,所以要用两片7416074160构成3Q2QCTTCP0D1D2D3DCO1Q0Q74160(1)CTPCRLD13DD3DCPQ Q00CO74160(2)LD21CTTQDQCR2CTP1计数脉冲
17、&11第27页/共55页例例3:用:用74161计数器实现模计数器实现模12计数。计数。例例4:用:用74161计数器实现模计数器实现模7计数。计数。由前面例题分析中可以发现,用反馈置零法设计由前面例题分析中可以发现,用反馈置零法设计计数器存在一个普遍规律:计数器存在一个普遍规律:D3D2D1D0Q3Q2Q1Q0COCTPCTT74161CP1&D3D2D1D0Q3Q2Q1Q0COCTPCTT74161CP1&第28页/共55页 74160是是M10计数器,要实现模计数器,要实现模853计数,须用三片计数,须用三片74160级联。级联。用异步反馈置用异步反馈置0 0法法,使计数器计数脉冲输入到
18、第,使计数器计数脉冲输入到第853个脉冲时产个脉冲时产整体置整体置0信号信号 使计数器返回到初始状态使计数器返回到初始状态0000。利用各片间进位信号快速传递方法,组成计数模值为利用各片间进位信号快速传递方法,组成计数模值为1000计数器。计数器。大模分解法:大模分解法:M=M1 X X M2 X X M3=10X X10X X10=1000先设计先设计M1000计数器计数器计数范围计数范围:0852共共853个状态个状态 第第853个状态产个状态产生异步置生异步置0译码信译码信号号。所以第所以第853个状个状态不计算在主循环内态不计算在主循环内&CP1D3D2D1D08 4 2 1COCTP
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字电路与逻辑设计 计数器 数字电路 逻辑设计
限制150内