数字电子技术逻辑门电路2.pptx

《数字电子技术逻辑门电路2.pptx》由会员分享，可在线阅读，更多相关《数字电子技术逻辑门电路2.pptx（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、vOVCCT1T2T4T3DRb1Rc2Rc4Re2vIBAC2)集电极开路门（OC门）的电路结构VCCLRP 上拉电阻ABCL=ABC&TTL与非门的推拉式输出级中，去掉电压跟随器。输入全1时，T3饱和导通，vO为“0”；输入有0时，T3截止，vOVCCvO为“1”第1页/共68页3)线与的实现线与的实现L=A B CT3Re2AT3Re2BT3Re2CVCCLRP 上拉电阻v如果N个OC门均输出高电平 vO=VOHVCCv如果N个OC门均输出低电平 vO=VOL 0.2V每个OC门灌入电流=1/n总电流011v若只有一个输出低电平（极限情况），VCC与 之间不会产生低阻通路。只要RP取得足

2、够大，只有一个OC门灌入电流。vO=VOL 0.2V第2页/共68页4)上拉电阻上拉电阻RP的确定的确定(阎石阎石)vRpmax发生在OC门输出全为1，负载为拉电流负载时IRp=nIOZ+NIiHRP VCC-VOHnIOZ+N IIH=RPmaxN ：负载门输入端个数；IOZ：输出高电平漏电流IiH 高电平输入电流此时RP不能太大，否则OC门输出高电平不够高，VCC RP IRp VOH应有AB&AB&AB&VCCIOZIOZIOZIIHIIHIRpM第3页/共68页vRpmin发生在线与OC门中只有一个输出是低电平时N:负载门个数IIL:低电平输入电流，也称输入短路电流；IOL:驱动门输出

3、BJT允许最大IC；此时全部灌电流灌入一个导通的OC门。RP不能太小，否则灌入电流超过IOLVCC-VOLRPNIIL+IOL应使则RP VCC-VOLIOL-NIIL=RPminAB&AB&AB&VCCIILIILIRp011M第4页/共68页例：求上拉电阻大例：求上拉电阻大小小VCC&IOZ=200A;IOL=16mAIIL=1mA;IIH=40AVCC=5V;VOH(min)=3V;VOL(max)=0.4VRP(max)=(VCC-VOH)/(2IOZ+9IIH)=(5-3)/(20.2+90.04)=2.63(k)RP(min)=(VCC-VOL)/(IOL-3IIL)=(5-0.4

4、)/(16-31)=0.35(k)RP应在(0.35K ,2.63K),取RP=1kRP VCC-VOHnIOZ+N IIH=RPmaxRP VCC-VOLIOL-NIIL=RPmin第5页/共68页OC门的缺点：OC门虽然可以实现“线与”，但破坏了TTL电路的推挽式输出结构动态特性变差，工作速度慢输出电阻变大，带载能力下降。第6页/共68页2.三态门三态门(TSL)LVCCT1T2T4T3vIBACSVCCT5T6T7在TTL与非门电路上加一个三态钳位电路构成片选信号CS做为三态钳位电路的输入，又做为与非门的一个输入端三态：输出低电平、输出高电平、输出高阻态结构第7页/共68页LVCCT1T

5、2T4T3vIBACSVCCT5T6T71)CS=1时，T5倒置放大，T6饱和导通，T7截止，三态钳位电路对原TTL电路没有影响。L=1AB=AB2)CS=0时，T5导通，T6 截止，T7饱和导通，T4截止；同时T3也截止。T3,T4都截止，L处于第三种工作状态 高阻态工作原理1 1 0 0第8页/共68页&ABCCSL片选信号高电平有效&ABCCSL片选信号低电平有效三态与非门真值表：CS A B L1 0 0 11 0 1 11 1 0 11 1 1 00 高阻符号第9页/共68页三态门的用途三态门的用途能以线与的方式连接，同时具有TTL门的工作速度。可以构成总线形式的电路。分时控制各个门

6、的CS端为有效信号，就可以让各个门的输出信号分时进入总线。&ABCS&ABCS&ABCS总线多路数据传输第10页/共68页CSCS两个三态门反相器组成的电路，门1为低电平使能门2为高电平使能三态门可以用来实现数据的双向传输：E=0，门1选通，实现反相器功能。门2禁止，输入、输出 之间断路 构成数据从AB,B=A数据从BA,A=BE=1，门2选通，实现反相器功能。门1禁止，输入、输出 之间断路 第11页/共68页1.74H系列系列(高速高速TTL系列）系列）1）减小了电阻值，2）采用了复合管结构，减少了输出电阻。改进型TTL门电路（简单介绍）提高了速度，但是电流加大，功耗上升。前面普通的TTL逻

7、辑门（74系列）；为了提高转换速度，降低功耗其他系列的改进型的TTL电路第12页/共68页2.74S系列（肖特基系列）除了采取降低电阻值、用复合管等措施提高工作速度外，还使用肖特基三极管（抗饱和三极管），提高工作速度。SBD的导通阈值电压比较低，0.30.4V；cbecbeSBD图 (P101)导通后箝位b、c电压，避免三极管进入深度饱和。第13页/共68页3.低功耗肖基特系列（低功耗肖基特系列（74LS系列）系列）功耗降低，而仍有74系列的速度，延时-功耗积是74系列的1/5，74S系列的1/3表门电路的各种系列的性能比较 P102使用肖特基三极管提高工作速度增大电路电阻降低电路功耗降低工作

8、速度第14页/共68页CMOS 逻辑门电路继TTL电路以后，开发出的第二种数字集成电路。速度略低于TTL门电路，但功耗和抗干扰能力优于TTL门电路用CMOS工艺更易制成高集成度的数字集成电路。最早为4000系列74HC高速系列74HCT系列可与TTL器件完全兼容已超越TTL电路，成为主流逻辑电路。第15页/共68页CMOS电路DGSPN沟道增强型MOSFET导通条件：vGSVT (VT0)由N沟道和P沟道两种MOSFET 组成的电路第16页/共68页GSPDP沟道增强型MOSFET导通条件：vGSVT (VT VTPPN衬底SGD(b)第17页/共68页 CMOS 反相器1.工作原理AL1+V

9、DD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止导通10 V10 V10V 0V导通截止0 VVTN=2 VVTP=-2 V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10第18页/共68页无论 vi 是高电平还是低电平，TN、TP总是一个导通，另一个截止,即处于互补状态互补对称的MOS电路（CMOS电路）TN、TP总是一个导通，另一个截止，CMOS电路的静态电流很小，静态功率很小。+VDDD1S1vivOTNTPD2S2第19页/共68页VDDCDAB1/2VDD1/2VDDVDDOvOvIVGS(th)PVGS(th)P

10、2.CMOS反相器的电压传输特性AB段，TP导通，TN截止。vO=VOHVDDCD段，TN导通，TP截止。vO=VOL0CMOS反相器阈值电压1/2VDDCMOS反相器的电压传输特性接近于理想的开关特性。BC段，TN,TP都导通 vo值是两管导通电阻 分压的结果当vI=1/2VDD时，T1、T2导通电阻相等,vO=1/2VDD+VDDD1S1vivOTNTPD2S2设VTN=|VTP|且第20页/共68页1.CMOS 与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvL(a)电路结构VTN=2 VVTP=-2 V0V10VN输入的与非门的电路?输入端增加有什么问题?逻辑门电路只有A

11、和B均为高电平A和B有一个或两个为低电平输出高电平输出低电平 电路实现“与非”逻辑功能两个TN串联，两个TP并联第21页/共68页2.CMOS 或非门+VDD+10VTP1TN1TN2TP2ABL0V10VVTN=2 VVTP=-2 VN输入的或非门的电路的结构?输入端增加有什么问题?两个TP串联，两个TN并联构成。只有A=0,B=0时：TP1,TP2导通，TN1,TN2截止，输出高电平A、B中有一个为1时，TP1，TP2中有一个截止，TN1,TN2中有一个导通，输出低电平 电路实现“或非”逻辑功能第22页/共68页当A、B同时为1，或X=1,当A、B不同时为1，且X=0时，L=AB+XL=0

12、L=13.异或门电路第23页/共68页3.异或门电路第24页/共68页1.CMOS漏极开路门1.）CMOS逻辑门输出不能直接线与输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01第25页/共68页（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变(a)工作时必须外接电源和电阻;上拉电阻的计算与OC门基本相同第26页/共68页2.三态(TSL)输出门电路10011截止导通111高阻 0 输出L

13、输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门0 1第27页/共68页传输门传输门(TG)+5V-5VTPTNCCvIvO1)C=-5V,C=+5V:vI在(-5,+5)无论如何变化，TP,TN都截止，vI,vO之间呈现高阻状态，传输门断开 TP、TN结构对称，d、s极可互换。要保证衬底与d、s之间PN结始终反偏。TP:|VGS|VT|TN:VGSVT设|VT|=2V 工作原理TP、TN要导通，结构一TN和一TP并联TN:P型衬底-5VTP:N型衬底+5V第28页/共68页TN导通：vI在（-5,+3）TP导通：vI在（-3,+5）2)C=+5V,C=-5

14、V:vI在(-5,+5)至少有一个CMOS管导通，vO=vIvIvOCCTG+5V-5VTPTNCCvIvO第29页/共68页传输门组成的数据选择器C=0TG1导通,TG2断开 L=XTG2导通,TG1断开 L=YC=1传输门的应用第30页/共68页门电路双极型CMOS电路输出级：TTL电路 推挽式输出级 转换速度快输入级：CMOS电路 功耗低第31页/共68页I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流。M1、M2加快输出状态的转换导通截止10截止导通导通截止0第32

15、页/共68页I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出O为高电平。M2导通，T2基区的存储电荷迅速消散。M1截止，MP的输出电流全部作为T1的驱动电流。T1迅速饱和导通0截止导通1导通截止截止导通1第33页/共68页3.5 逻辑描述中的几个问题正负逻辑问题基本逻辑门的等效符号及其应用第34页/共68页正、负逻辑问题正逻辑：H 1 L 0有一逻辑器件ABLVA VB VL L L H L H H H L H H H LA B L 0 0 1 0 1 1 1 0 1 1 1 0正逻辑真值表：若用H表示高电平；L表示低电平其功能表示为：其逻辑关系采用“正逻辑体制”、or“负逻辑体制

16、”而定逻辑表达式：L=AB第35页/共68页负逻辑真值表：逻辑表达式：L=A+B 正、负逻辑的等效变换与非 或非 与 或 非 非本书一般采用正逻辑负逻辑：H 0 L 1A B L 1 1 0 1 0 0 0 1 0 0 0 1VA VB VL L L H L H H H L H H H L第36页/共68页基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号与非门等效符号第37页/共68页或非门等效符号第38页/共68页第39页/共68页 利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。第40页/共68页 控制电路逻辑门等效符号强调低电平有效L=0第

17、41页/共68页门电路与门电路与TTL门的接口问题门的接口问题3.6 逻辑门电路使用中的几个实际问题由于对工作速度、功耗的不同要求，有时需TTL电路、CMOS电路混合使用，须注意接口问题。满足电压和电流的接口条件：第42页/共68页vOvI驱动门 负载门1 1 VOH(min)vO VOL(max)vI VIH(min)VIL(max)VOH(min)VIH(min)VOL(max)VIL(max)电压接口条件第43页/共68页灌电流IILIOLIIL101111n个IIH拉电流IIHIOH011101n个能对负载器件提供足够大的拉电流和灌电流 IOH(max)IIH(total)IOL(ma

18、x)IIL(total)电流接口条件第44页/共68页IOL(CMOS)IIL(TTL)，低电平电流不匹配1.CMOS 门驱动TTL 门以上数据是在VCC=VDD=+5V时的值0.174HCT2第45页/共68页例用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=4mAIOL（max)=4mA 74HC00：IIH（max)=0.04mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111CMOS门74系

19、列74LS系列74LS系列IIL（max)=0.4mA，IIH（max)=0.02mA，VOH(min)VIH(min)VOL(max)VIL(max)第46页/共68页总的输入电流IIL(total)=1.6mA+60.4mA=4mA灌电流情况 拉电流情况 74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA总的输入电流IIH(total)=0.04mA+60.02mA=0.16mA 74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA&111CMO

20、S门 74系列74LS系列第47页/共68页1）可将同一封装内的CMOS门电路并联使用 提高驱动能力2)可外加驱动电路 需提高CMOS电路带灌电流负载的能力&111CMOSTTL同相器TTLIIL1.6mA、0.4mA第48页/共68页2.TTL门驱动CMOS门VOH(TTL)VIH(CMOS),高电压不匹配。以上数据是在VCC=VDD=+5V时的值0.174HCT2第49页/共68页为解决高电平匹配问题,必须把TTL电路的VOH提高到3.5V以上IO T3管截止漏电流因为IO、IIH都很小，VOH VDDRp的计算可参照OC门上拉电阻的计算公式第50页/共68页门电路的负载接口电路门电路的负

21、载接口电路1.门电路驱动LEDCMOS门具有对称性,IOL=IOH,既可以用拉电流驱动也可以用灌电流驱动。TTL门电路IOH很小(0.4mA),不适于用拉电流驱动。R=?拉电流驱动VCCR=?灌电流驱动拉电流:灌电流：第51页/共68页解：LED正常发光需要几mA的电流，并且导通时的压降VF为1.6V。根据附录A查得，当VCC=5V时，VOL=0.1V，IOL(max)=4mA，例 试用74HC04六个CMOS反相器中的一个作为接口电路，使门电路的输入为高电平时，LED导通发光。VCCR灌电流驱动因此ID取值不能超过4mA。限流电阻的最小值为第52页/共68页2）驱动机电性负载例如驱动低电流继

22、电器驱动能力往往不足，关键是提供足够大的驱动电流。&VCC继电器将几个驱动门并联使用第53页/共68页门电路使用的抗干扰措施门电路使用的抗干扰措施1.多余输入端的处理原则:(1)不影响逻辑功能 (2)工作稳定可靠、抗干扰重要概念：TTL门电路悬空相当于接高电平1.TTL与门、与非门：(1)可以悬空但不倡导多余输入端悬空，会引入干扰。第54页/共68页（2）为防止干扰一般还可以：R一般可以取10k以上&VCC经上拉电阻接VCC&经反相器接地&与其他输入端并联A=AAVCCT1Rb1VI经大电阻接地第55页/共68页2.TTL“或非门”“或门”：多余输入端绝对不许悬空多余输入端必须处理：接地；与其

23、他输入端并联(A=A+A)L=A+B+1=0 引起逻辑错误因为1接地1与其他输入端并联第56页/共68页3.CMOS逻辑门，输入端悬空会破坏逻辑状态，不允许悬空。与非门、与门接VDD或非门、或门接二.去耦合滤波器数字电路一直以0、1的跳变方式工作，所以电路中可能存在较多的脉冲、尖峰电流干扰，将会影响门电路的正常工作。一般采取在电源附近，电源与地之间并联一个10100F的大电容，第57页/共68页能否正常工作？(a)不能线与；(b)接地电阻太小，输出为1；(c)输出恒为0第58页/共68页1、写出以下电路中L1L5输出逻辑函数表达式TGTG1BACL5L4ACB1EN1ENC10KABL1TTL

24、&AL210KCMOS1&ABC+5VL3R&第59页/共68页第60页/共68页AB0011通10止1B0A01止止通010B1A10通止止011B1A00止通止10通 真值表：A B L0 0 00 1 11 0 11 1 0反相器反相器反相器TNg极接AS极接BTP串联g极分别接A、B逻辑功能分析：传输门控制信号为B=1、B=0第61页/共68页L何时为低电平？第62页/共68页0001001B止通止0100止止通0011止通止00001001B止通止0100止止通0100止止通0001001B止通止0100止止通1010止止通1101通止0止 真值表A B L 0 0 10 1 01

25、0 01 1 1 第63页/共68页、由附录C查出驱动门（7401）参数：VOH=2.4V，VOL=0.4V，IOH=0.4mA，IOL=16 mA 负载门（74LS系列）参数：VIH=2V，VIL=0.8V，IIH=0.02mA，IIL=0.4 mA 第64页/共68页ABMNAMNBMPAMPBM1AM1BM2T1T2VDDL题BiCMOS与非门电路第65页/共68页L=A+BABMPAMPBM1AM1BMNAMNBM2T1T2VDD图2.6.11 BiCMOS或非门电路只有A、B全为0时，MP全导通，M1全截止，T1导通;M2导通，MN全截止，T2截止；输出“1”且此时M2导通，为T2提供反向基流当A、B中至少有一为“1”时，MP不全导通，M1有导通，T1截止；M2截止，MN有导通，T2导通；输出“0”且此时M1中至少有一导通，为T1提供反向基流习题与非门电路第66页/共68页P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：第67页/共68页感谢您的观看！第68页/共68页