数字电路与逻辑电路设计 实 验.pptx

《数字电路与逻辑电路设计 实 验.pptx》由会员分享，可在线阅读，更多相关《数字电路与逻辑电路设计 实 验.pptx（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 本章实验以一完整课题的形式，分离出几个相对独立又有联系的基础实验项目，最后合而为一成为系统。既对基本理论知识进行验证与强化，又建立系统设计的概念；既通过集成元器件构成的功能电路进行了基础训练，又从功能电路之间的构成关系中达到理论知识的全面贯通，同时加强了系统总体调试的方法训练。做好本课程实验也为后续课程的学习奠定良好基础。实验中重点注意系统的逻辑构思，正确选用搭配元器件，分析逻辑时序关系，逻辑概念；以工程应用的要求来对待实验。第1页/共63页设计项目：多路巡回显示数据采集系统的设计实验一TTL门电路逻辑功能测试及三态输出门应用实验二中规模组合逻辑芯片的应用及组合逻辑设计 实验四存储器的应用

2、扩展电路 实验五模数转换器的应用实验三中规模时序逻辑芯片的应用及时序电路设计 1、实验基础及方法2、门电路及分时控制1、译码器及数据选择器2、组合逻辑芯片数据手册3、组合逻辑电路的设计1、MSI计数器及分频器2、时序电路芯片数据手册3、计数器的应用及其级联功能完善扩展设计1、时序图及其控制关系2、AD转换器的转换关系及其使用 1、数码管及其动态显示2、存储器及其编程文件3、存储器设计复杂译码器 实验六：多路巡回显示数据采集系统的设计实验体系整体说明第2页/共63页实验实验 一一 TTLTTL门电路逻辑功能测试门电路逻辑功能测试及三态输出门应用及三态输出门应用一、实验目的1、熟悉和掌握综合实验箱

3、的基本操作功能2、掌握与或非门逻辑功能及多余输入端的处 理方法3、掌握三态输出门的逻辑功能及典型应用4、掌握简单组合逻辑电路的设计二、实验设备及用具1、数字逻辑实验箱 一台2、双踪示波器 一台3、万用表 一只4、74LS002片;74LS54、74LS125各1片;连接导线若干 第3页/共63页三、实验的基本原理 集成逻辑门电路是最简单和最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。基本逻辑运算有与、或、非运算，相应的基本逻辑门有与、或、非门。目前已有门类齐全的集成门电路，如与非门、或非门、与或非门、异或门等。虽然大、中规模集成电路相继问世，但组成某一个

4、系统时，仍少不了各种门电路。TTL集成电路由于工作速度快、输出幅度较大、种类多、不易损坏等特点而使用较广。第4页/共63页1 1、4 4路（路（2-3-3-22-3-3-2）输入的与或非门）输入的与或非门74LS54 74LS54 逻辑表达式：74LS54的逻辑符号和引脚图如图9-1所示 第5页/共63页（1）三种状态：高电平、低电平和高阻态。（2）控制端EN(使能端)：两种使能方式-低电平使能和高电平 使能端无效时-输出门处于高阻态，相当于电路与负载断开。逻辑符号、引脚图及功能表如图9-2所示2、三态输出门-74LS125第6页/共63页3 3、三态输出门实现多路信息的分时采集、三态输出门实

5、现多路信息的分时采集 注意：不允许有两个或两个以上三态门的控制端同 时处于使能状态，因此操作本实验时，我们设计一个2-4译码器分时控制使能端！电路如图9-3所示第7页/共63页四、实验内容及要求四、实验内容及要求1、熟悉综合实验箱的基本功能；2、与或非门逻辑功能的测试及多余输入端的处理 以与或非门74LS54作为测试器件，正确处理多余输入端（C、D、E、H、I、J），最终实现逻辑表达式第8页/共63页多余输入端状态处理（多余输入端状态处理（0、1、悬空）、悬空）CDEHIJ输入端输入端输出端输出端输入端输入端输出端输出端ABFGYABFGY000010000001100100101010001

6、1101101001100010111010110111001111111表9-3 74LS54逻辑功能测试第9页/共63页3、应用三态输出门实现多路信号分时传输（总线传输）（1）使能控制器的设计（2-4译码器）如前所述，总线传输中三态门的使能端只能一个有效（即只允许一个EN=0），因此需要设计一个“使能控制器”。要求：A：“使能控制器”由两个输入端（A、B）和四个选通输出端（E0、E1、E2和E3）组成。其真值表如表9-2。B、应用2输入与非门完成“使能控制器”的电路设计，其中74LS00含四个2输入与非门，2输入与非门逻辑符号及74LS00引脚图如图9-4。第10页/共63页（2）实现多路

7、信号分时传输的测试 结合图9-3及前面设计的“使能控制器”电路完成多路信号分时传输的电路图，在通道输入端（1A、2A、3A和4A）分别输入不同的四组连续脉冲信号，通过改变通道选择端（、）的端口状态，观察总线输出（Y）的变化。Q10 00 11 01 1f=?f=?f=?f=?f=?第11页/共63页五、实验步骤1、测试与或非门逻辑的功能根据实验内容的要求画出实验逻辑接线图并连接电路；确认电路电源连接正确后，闭合实验箱的总电源和+5V电源开关;合理设置多余输入端C、D、H、I及J的状态，按照表9-3所列的输入变量，分别测试的相应的输出电平；将C、D、H、I及J的处理状态，测试结果一并记入表9-3

8、中；测试完毕，关闭实验箱的电源。第12页/共63页六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；2、在预习报告中设计实验要求的电路及完成实验的逻辑接线图；3、整理测试所得数据，总结逻辑门多余输入端的处理方法及三态输出门的应用；4、总结逻辑电路输入输出波形观察及记录的注意事项；5、通过修改分析图9-3（将1A4A连接在一起作为输入总线，1Y4Y独立输出）的功能，了解多位数码管的动态显示原理。第13页/共63页实验实验 二二 中规模组合逻辑芯片的应用中规模组合逻辑芯片的应用及组合逻辑设计及组合逻辑设计一、实验目的二、实验设备及用具4、74LS 20、74LS138、74LS153各

9、1片连接导线若干。1、掌握组合逻辑电路的设计与测试方法;2、掌握MSI二进制译码器、数据选择器的逻辑功能及使用方法;3、学习并掌握用二进制译码器及数据选择器进行逻辑设计的方法;1、数字逻辑实验箱 一台;2、双踪示波器 一台;3、万用表 一只;第14页/共63页三、实验的基本原理 1、组合逻辑电路设计的基本步骤（1）根据设计任务的要求，列出真值表；（2）用代数式或卡诺图求出最简的逻辑表达式；（3）根据提供的器件类型变换逻辑表达式，画出逻辑电路图；（4）用提供的器件构成电路，并用实验来验证设计的正确性。第15页/共63页2、实验元器件（1 1）74LS20 74LS20 4 4输入输入2 2与非门

10、与非门（2）74LS138 3-8译码器第16页/共63页第17页/共63页（3）74LS153 4选1数据选择器第18页/共63页二进制译码器输出项与非关系(2)二进制译码器的输出:3、二进制译码器设计组合逻辑电路的基本原理最小项取反（译码器输出0有效）(1)逻辑函数标准形式：最小项之和(3)逻辑函数表达式转换第19页/共63页（4 4）可以用多个与非门对同一个二进制译码器输出进行不）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如同的组合实现多输出组合逻辑函数，如如图所示如图所示第20页/共63页4、数据选择器设计单个输出逻辑电路的基本原理 四、实验内容及要

11、求 数据选择器可以很方便地实现单个输出逻辑函数，即具有n位地址输入的数据选择器，可以产生任何形式输入变量数不大于n1的组合逻辑函数。将选择端A0An-1作为n个输入变量，数据输入端D0D2n-1为第n+1个变量的输入或其他形式，即可实现n+1个变量以下的组合逻辑函数。如4选1数据选择器有2个选择端可以可实现3个变量以下的组合逻辑函数。运用二进制译码器和数据选择器的知识设计一个含主、副专家裁判表决控制电路。1、电路功能要求如下：(1)A、B、C、D、E五名裁判，其中A为主裁判，B、C、D、E为副裁判；第21页/共63页（3）由5位拨动开关分别代表A、B、C、D及E五名裁判的表决情况，由1位发光二

12、极管亮灭指示表决总结果。（2）当主裁判一名及两名以上（含两名）副裁判认为符合要求时电路输出（Y）为“1”；反之输出为“0”；2、专家裁判表决器的设计参考思路 为了区分74LS138和74LS153的选择输入端，用A0、A1和A2分别代替74LS138的A0、A1和A2，用A3和A4代替74LS153的A0和A1。74LS138的输出逻辑表达式为：应用时一般将控制端直接接有效电平，则有第22页/共63页74LS153的输出逻辑表达式为：（1）A、B、C、D及E五位专家裁判的选择，有两种方案（即主裁判为A0A2中的一个，或为A3A4中的一个），如选定A4主裁判A，则A0A3四个选择端为副裁判；（2

13、）使用数据选择器的输出为表决结果输出端；（3）结合译码器、数据选择器及（1）所述列出真值表。第23页/共63页1111111011D31110100010D20000000001D10000000000D0111110101100011010001000Y7Y6Y5Y4Y3Y2Y1Y0Y A2A1A0(CDE)A4A3(AB)第24页/共63页 数据选择器设计组合逻辑电路：表达式比较确定各变量的对应关系D D0 0=D=D1 1=0 D=0 D2 2=(Y=(Y7 7 Y Y6 6 Y Y5 5 Y Y3 3)D)D3 3=Y=Y0 0画出模块接线图第25页/共63页五、实验步骤（参照实验一自

14、拟实验步骤）六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；2、在预习报告中写出实验电路的设计过程，画出实验数据测试表格及实验电路图；3、整理测试所得数据，总结二进制译码器及数据选择器的应用；4、试选A0A3中一个作为主裁判设计电路，比较两种情况设计的电路优劣；5、考虑如果不常用本实验方法设计，电路该如何设计。第26页/共63页实验三实验三 中规模时序逻辑芯片的应中规模时序逻辑芯片的应用及时序电路设计用及时序电路设计一、实验目的二、实验设备及用具1、掌握MSI计数器和分频器的逻辑功能及使用方法;2、掌握使用MSI计数器设计任意模计数器的方法。1、数字逻辑实验箱 一台；2、双踪示波

15、器 一台；3、万用表 一只；4、74LS00（1片）、74LS90（2片）、74LS193（2片）CD4040（1片），连接导线若干。第27页/共63页三、实验的基本原理三、实验的基本原理 1、计数器是数字电路中应用最广泛的功能部件；2、用于计数、分频、定时、产生序列信号及数据处理；3、灵活使用中规模集成计数器的“清零端”、“置一端”及“进位/借位端”可以级联出任意进制计数器，其方法有置零法（复位法）和置数法（置位法）。4、74LS90：二五十进制异步计数器 RO(1)、RO(2)：异步清零复位端。两端同为高电平时有效，计数器清零。在计数过程中此两端至少有一端为低电平。R9(1)、R9(2)：

16、异步置9端，两端同为高电平时有效，计数器输出置9。在计数过程中此两端至少有一端为低电平。第28页/共63页 CPB：二五进制计数分频器时钟输入端，下降沿有效;CPA：二进制计数分频器和十进制计数器时钟输入端，下降沿有效;QA、QB、QC、QD：计数器分频器输出端;第29页/共63页5、74LS193：双时钟4位同步加/减可逆计数器 CP+：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平；CP-：减法计数时钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。LD：异步预置控制端，低电平有效，LD=0时，QA、QB、QC、QD 分别为A、B、C、D的数据。第30页/共63页

17、QA、QB、QC、QD：计数器输出端，状态为00001111，QD 为最高位，QA为最低位。RD：异步清零端，高电平有效，将输出端QA、QB、QC、QD清零。BCO：借位输出端，用来作n位级联使用。低电平有效，即借位信号为负脉冲。CCO：进位输出端，用来作n位级联使用。低电平有效，即进位信号为负脉冲。A、B、C、D：数据输入端，预置数时向A、B、C、D送入数据，即可使计数器输出端QA、QB、QC、QD分别为A、B、C、D端的数据（LD=0时）第31页/共63页6、CD4040：十二位串行进位二进制计数器/分频器 CP：时钟（计数）输入端，下降沿有效。RD：异步清零端，高电平有效，即将Q1Q12

18、清零。该端通常处于低电平。Q1Q12：输出端。QN为CP的2N分频。由由CD4040CD4040对对2048Hz2048Hz的脉冲信号分频的脉冲信号分频输出输出1Hz1Hz第32页/共63页四、实验内容及要求四、实验内容及要求 1、使用2片74LS90设计一个60进制加法计数器电路。（1）计数顺序为00、01、0258、59、00；（2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟；（3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。第33页/共63页2、使用2片74LS193设计一个60进制减法计数器电路。（1）计数顺序为00、59

19、、58、5701、00、59；（2）由CD4040对2048Hz的脉冲信号分频输出1Hz的输出作为60进制计数器的时钟；（3）将计数器输出连接到实验箱的数码管显示模块（模块输入为4位BCD码）。第34页/共63页五、实验步骤（参照实验一自拟实验步骤）六、实验报告要求3、数码管显示模块1、预习实验内容涉及的相关知识，写出预习报告；2、自拟及记录实验数据记录表，写出实验设计过程及画出实验电路图；3、明晰时序电路中“异步”、“同步”的概念；4、总结使用MSI计数器的设计任意模计数器的方法。第35页/共63页实验四 模数转换器的应用一、实验目的二、实验设备及用具1、了解ADC0809模数转换器的工作原

20、理及结构；2、了解ADC0809转换控制时序及模数关系；3、掌握ADC0809模数转换器的功能及应用。1、数字逻辑实验箱 一台；2、双踪示波器 一台；3、万用表 一只；4、ADC0809 1片 1K电阻 9个 连接导线若干。第36页/共63页三、实验的基本原理1、模数转换器的概念 将模拟信号转换成数字信号的过程称为模/数转换（Analog to Digital），实现的电路称为A/D转换器，简写为ADC（AnalogDigital Converter）。本实验使用的ADC0809是单片8位8通道逐次逼近型A/D转换器。2、ADC0809模数转换器第37页/共63页 A2A0：通道选择端，见表9

21、-10；IN7IN0：8路通道模拟信号输入端；+VREF和-VREF：基准电压的正、负端；CLOCK：输入时钟信号；ALE：地址锁存端，“”；START：转换启动端，“”；EOC：转换结束标记，“0-1”；D7D0：8位数字信号输出 OE：输出允许端，“1”；（1）引脚功能描述：第38页/共63页（2）逻辑框图 第39页/共63页（3）时序图（4）ADC0809转换关系 设UIN为转换通道对应的输入电压，DOUT为输出D7-D0对应的十进制数，则转换关系可表示为：第40页/共63页四、实验内容及要求1、8路ADC0809模数转换的电路实现，根据以下提示完成和连接实验电路图（1）8路的模拟输入电

22、压（IN0IN7），实验时将9个电阻串联组成8路分压网络，分压信号分别连接IN0IN7；（2）基准电压（+VREF和-VREF），分别接芯片正电源和地；（3）输入时钟（CLOCK），由实验箱的“计数脉冲”提供，一般为50640KHz；（4）通道选择端（A2A0），可以连接实验箱的“逻辑电平输出”开关，测试时通过人动设置开关选择通道；（5）地址锁存端（ALE）上升沿锁存（A0A2选择的地址），转换启动端（START）下降沿开始A/D转换过程，因此可将ALE和START连接在一起，由同一个正脉冲控制；（6）转换结果输出端（D7D0），可以连接实验箱的“逻辑电平输入”二极管观察发光（OE为输出允许端

23、，接高电平）。第41页/共63页2、研究ADC0809转换控制时序 五、实验步骤 根据ADC0809时序图自拟实验操作步骤，并测试记录数据于表9-11。（1）将ADC0809结合自动控制实现数据采集系统的思路，认真阅读ADC0809时序图；（2）根据图9-9时序关系操作和观察ALE、START、EOC、OE和单通道转换时间。第42页/共63页实验五 储存器的应用一、实验目的二、实验设备及用具4、AT28C16 1片 74LS00 1片 4位数码管 1个连接导线若干。1、了解并行存储器地址线、数据线及存储单元的对应关系；2、掌握使用存储器实现ADC0809转换输出的4位十进制结果的基本方法；3、

24、了解存储器烧写文件（INTEL格式文件）的编辑及编程器的使用步骤。1、数字逻辑实验箱 一台；2、计算机 一台；3、EasyPRO 800 编程器 一台第43页/共63页1、数码管的结构三、实验的基本原理第44页/共63页2、数码管的段码第45页/共63页3、数码管动态显示原理（1）采用循环扫描分时显示的方法;（2）应用LED发光的“余辉”，只要LED“重复发光”的时间足够“快”，由于视觉暂留的原因，我们就会感觉到LED稳定显示。第46页/共63页 4、AT28C16-E2PROM只读电擦除存储器引脚说明：A0A10：地址端;D0D7：写操作-数据输入端;读操作-数据输出端;CS：片选端，低电平

25、有效;OE：读允许端，低电平有效;WE：写允许端，低电平有效;写允许读允许片选写数据线D0-D7中的数据到A0-A10 指定的存储单元010读A0-A10 指定存储单元中的数据到数据线D0-D7100WEOECS功 能控制端第47页/共63页1、AT28C16储存单元的结构与存储单元分页四、实验内容及要求256字节256字节256字节256字节256字节256字节256字节256字节256 X 8 字节 2K X 8 位第 0页第 1页第 2页第 3页第 4页第 5页第 6页第 7页每1组地址线对应1个存储单元1个存储单元为1个字节，即8位低8位地址“确定”存储单元高3位地址选择“页”码由/C

26、S、/OE、/WE确定数据线D7-D0上的“读输出”或“写输入”数据第48页/共63页2、并行储存器设计组合逻辑电路*由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向存储器中写入相应的数据来实现，其中：组合逻辑电路的输入端 由 存储器的地址总线实现 组合逻辑电路的输出端 由 存储器的数据总线实现。*用具有n位输入地址、m位数据输出的存储器可以获得不大于m个任何形式的n变量组合逻辑函数。若把地址输入A2、A1和A0单元分别看成是译码器的3个输入变量C、B和A，数据输出D7D0看成是一组输出变量，则D7D0就是一组A2、A1和A0的组合逻辑函数。A10-A3都设置为

27、“0”，则存储单元为第0页。则：0000H-0007H对应的8个地址单元的数据为译码器输入端CBA为000-111对应的8组输出值（Y7-Y0的8位值）组合逻辑电路的输入端输出端第49页/共63页显示“0.1”“1.2”“4.3”“5.4”段码（共阴）：Dp g f e d c b a“0.”：1 0 1 1 1 1 1 1“1”：0 0 0 0 0 1 1 0位选择C3 C2 0 1 1 03、存储单元与显示数据的分配关系A8/A8位选择控制整数位小数点后1位第50页/共63页4、为AD转换表与储存器单元建立关系（1）AD转换表（2）分页存储转换表信息其中：Vin：模拟输入信号，为未知的所求

28、参数；Dout：转换输出的8位二进制数字信号的十进制数值，范围为：0-255，可以理解为已知参数；Vref：AD转换器的参考电压，为已知参数（取值：+5V）由Dout可能输出的256个取值（0-255），可以列出对应的256个Vin的模拟输入值！如：Dout取值“85”即（01010101），Vin=1.667 V由Dout有256个取值（0-255），对应的Vin 也有256个模拟输入值；转换表的位数由小数点位数决定，如：Dout取值“85”，Vin可以为2V、1.7V、1.67V、1.667 V等转换表：取小数点位后3位，即4位，共有 256 X 4 个十进制数；AT28C16储存器有25

29、6 X 8 个字节的存储单元：每页256个字节单元（有A7、A6、A5、A4、A3、A2、A1、A0选择）分8页（由A10、A9、A8选择）第51页/共63页转换表：取小数点位后3位，即4位，共有 256 X 4 个十进制数；（1）取前4页储存单元存储4位转换表数据：第0页 第1页 第2页 第3页 整数位与小数点 小数点后1位 小数点后2位 小数点后3位 1.6 6 7（2）每页存储数据按顺序排列 （1）按Dout由（0255）分别计算出（0255）对应的4位Vin （2）将256个Vin分别拆分为256个：整数位与小数点 小数点后1位 小数点后2位 小数点后3位转换表处理参考方法第52页/共

30、63页四、实验内容及要求1、实验电路 图9-13为应用并行存储器AT28C16的译码显示电路（数码管为共阳结构）第53页/共63页（1）将需显示的“数据”编码成“数据译码表”存储在AT28C16中，其中DIS0DIS3四位数码管的“显示数据”分别按顺序存储在存储器的第0页第3页中。（2）4位数码管采用分时动态显示电路，由AT28C16存储器的8位数据线直接将段码数据送到4位数码管的8个共享段码端口中；每位数码管需要显示段码数据时，由“数码管位选择”相应位（LE0LE3）为有效状态控制（即高电平）。电路的主要工作原理：第54页/共63页2、编辑ADC0809转换结果译码表；（3）数码管DIS0的

31、显示，首先通过设置“数码管位选择”（LE3LE0）“0001”，同时设置“页选（A10A8）为“000”；然后设置“页地址输入”（A7A0）选择输出的“译码表”数据。DIS1DIS3数码管的显示操作雷同，LE3LE0和A10A8的设置分别为：0010、0100、1000和001、010、011。3、将ASM文件编译成INTEL格式文件（后缀名为“HEX”），并编程AT28C16。第55页/共63页六、实验报告要求五、实验步骤 根据图9-13及其工作原理说明自拟实验步骤（注意电路的控制时序关系）。1、预习实验内容涉及的相关知识，写出预习报告；2、自拟及记录实验数据记录表，列出清晰的实验步骤及注意

32、事项；3、务必完成4（2）的内容，为实验六作准备；4、总结数码管动态显示的工作原理；5、总结并口存储器在本实验应用中单元地址与数据间的关系。第56页/共63页实验六 多路巡回显示数据采集系统的设计一、实验目的 3、掌握数字电路系统综合设计的基本方法及测试方法，二、实验设备及用具3、CD4040、AT28C16、ADC0809、74LS138各1片、74LS90-2片 四位一体数码管（共阴）1个。1、进一步熟悉模数转换器的控制时序及存储器的应用；2、掌握实现分时数据锁存及存储器分页访问的设计方法；1、数字逻辑实验箱 一台；2、万用表 一台；第57页/共63页三、实验的基本原理 系统控制总体思路：

33、（1）先将以参考电压为+5V的ADC0809的输入输出转换关系表按页存放在AT28C16中，如ADC0809输出“01011100”时UIN=1.797V，对应的显示7段码为：39H 0F8H 90H 0F8H,并将“39H”、“0F8H”、“90H”、“0F8H”分别存放在第0页、第1页、第2页、第3页的相应单元中（即分别对应于5CH、1DCH、25CH和35CH中）；第58页/共63页（2）当某通道模拟输入变换时，ADC0809的输出（D0D7）发生变换而直接改变（选择）AT28C16的“页地址”（A0A7），此时显示采集结果通过控制“页选择”（A8A10）和“数码管位选择”（LE0LE3

34、）即可将对应的各页存放的7段码显示数据输出在4位数码管相应位显示；（3）系统控制器主要考虑的ADC的通道转换与控制，存储器（译码器）页选择与数码管位选择的控制时序。第59页/共63页四、实验内容及要求1、编辑AT28C16存储文件2、设计ADC控制及转换通道控制显示电路 使用CD4040和74LS90设计8进制计数器（0、1.6、7）控制选择显示ADC0809的转换通道，并根据ADC0809时序图合理选择“ALE”、“START”和“OE”的控制信号。（1）以+5V为参考电压，计算ADC0809的DOUT输出0000000011111111对应的256个输入值（UIN），要求精确到小数点后3位

35、，如：输出“01011100”时，UIN=1.797V；（2）根据表9-13，将4位十进制的计算值转换为4字节的十六进制数；（3）将4字节的十六进制数分别按顺序定义在第0页、第1页、第2页和第3页中.第60页/共63页3、设计ADC转换结果译码显示控制电路 明晰“页选择”（A8A10）和“数码管位选择”（LE0LE3）的时序关系，合理设计译码显示数据的选择输出控制电路，并由时钟“CLOCK”与ADC0809的“EOC”触发本电路。4、系统电路的调试 完成并综合图9-14中各部分内容，观察系统电路运行结果，分析处理电路故障，完善系统电路设计缺陷。五、实验步骤自拟实验步骤。第61页/共63页六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；2、自拟及记录实验数据记录表，列出清晰的实验步骤及注意事项；3、写出实验设计过程及画出实验电路图；4、多路巡回显示数据采集系统设计实现过程及总结涉及的相关知识;5、本实验的四位结果显示部分如果采用动态显示电路，相应的显示及其控制电路该如何设计？第62页/共63页感谢您的观看！第63页/共63页