时序逻辑电路数字部分.pptx

《时序逻辑电路数字部分.pptx》由会员分享，可在线阅读，更多相关《时序逻辑电路数字部分.pptx（55页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、二、时序电路逻辑功能表示方法1.逻辑表达式(1)输出方程(3)状态方程(2)驱动方程2.状态表、卡诺图、状态图和时序图组合逻辑电 路存储电路x1xiy1yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP第1页/共55页三、时序逻辑电路分类1.按逻辑功能划分：计数器、寄存器、读/写存储器、顺序脉冲发生器等。2.按时钟控制方式划分：同步时序电路触发器共用一个时钟 CP，要更新状态的触发器同时翻转。异步时序电路电路中所有触发器没有共用一个 CP。3.按输出信号的特性划分：MooreMoore型型MealyMealy型型存储存储电路电路Y(tn)输出输出WQX(tn)输入输入组合组合电路

2、电路CPY(tn)输出输出CPX(tn)输入输入存储存储电路电路组合组合电路电路组合组合电路电路第2页/共55页5.1 时序电路的基本分析和设计方法时序电路的基本分析和设计方法5.1.1 时序电路的基本分析方法1.分析步骤时序电路时钟方程驱动方程状态表状态图时序图CP触发沿特性方程输出方程状态方程计算第3页/共55页2.分析举例写方程式写方程式时钟方程输出方程(同步同步)驱动方程状态方程特性方程(Moore Moore 型型)例 5.1.1 解 1J1KC11J1KC11J1KC1&FF1FF0FF2CPY第4页/共55页计算，列状态转换表计算，列状态转换表CP Q2 Q1 Q0 Y01234

3、50120 0 0 10 0 1 10 1 1 11 1 1 11 1 0 101 0 00 1 0 11 0 1 10 1 0 1画状态转换图画状态转换图000001/1011/1111/1110/1100/1/0有效状态和有效循环010101/1/1无效状态和无效循环能否自启动?能自启动：存在无效状态，但没有形成循环。不能自启动：无效状态形成循环。第5页/共55页方法2 利用卡诺图求状态图11001100Q2n+1Q2nQ1nQ0n0100 01 11 1001100110Q1n+1Q2nQ1nQ0n0100 01 11 1000001111Q0n+1Q2nQ1nQ0n0100 01 11

4、 10Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 011 111 101000010110 100000 001 011111110100010101第6页/共55页画时序图画时序图000001/1011/1111/1110/1100/1/01 2 3 4 5 6CPCP下降沿触发Q2Q1Q0000001011111110100000Y第7页/共55页MealyMealy型型 例 5.1.2 时钟方程输出方程驱动方程状态方程 解 写方程式写方程式第8页/共55页1 10 01 11 10 01 10 00 0Q2n+1SQ2nQ1nQ0n00 01 1

5、1 100 01 10 00 01 10 00 01 10001 11 101 10 01 10 01 10 01 10 0Q1n+1SQ2nQ1nQ0n00 01 11 101 10 01 10 01 10 00 00 00001 11 101 10 00 01 11 10 00 01 1Q0n+1SQ2nQ1nQ0n00 01 11 101 10 00 01 11 10 00 01 10001 11 10S=0Q2n+1 Q1n+1 Q0n+1Q1nQ0nQ2n0100 01 11 10001 010100011101 110 000111S=1Q1nQ0nQ2n0100 01 11 10

6、001 010100011101 00000011111111111第9页/共55页状态状态转换表转换表输入输入现态现态次态次态输出输出SQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Y1Y200000000111111110 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 00 00 00 00 00 00 00 00 10 0

7、0 00 00 00 01 00 01 1状态图状态图000001/00010/00011/00100/00101/001100/001110/000/011/101101111/00能自启动S/Y1Y21/11第10页/共55页000001/00010/00011/00100/00101/001100/001110/000/011/101101111/00画时序图画时序图当 S=0 时，每 8 个 CP 一个循环；当 S=1 时，每 6 个 CP 一个循环。第11页/共55页 例 5.1.3 异步时序电路1DC11DC11DC1&FF1FF0FF2CP&解 时钟方程驱动方程状态方程(CP 有

8、效)(Q0 有效)(CP 有效)写方程式写方程式第12页/共55页求状态转换表求状态转换表CPCP10CP1CP0CP0CPCP000CPQ00Q01Q01Q00Q00Q01Q01Q00CPCP00CP0CP1CP0CPCP001CP000001010 011 100101 110 111能自启动第13页/共55页画时序图画时序图000001010 011 100不画无效状态1 2 3 4 5CPQ0Q0Q1Q2第14页/共55页5.1.2 时序电路的基本设计方法1.设计的一般步骤时序逻辑问题逻辑抽象状态转换图（表）状态化简最简状态转换图（表）电路方程式（状态方程）求出驱动方程选定触发器的类型

9、逻辑电路图检查能否自启动第15页/共55页1/1 例 1 设计 一个串行数据检测电路，要求输入3 或 3 个以上数据1时输出为 1，否则为 0。解 逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图S0 原始状态(0)S1 输入1个1S2 连续输入 2 个 1S3 连续输入 3 或 3 个以上 1S0S1S2S3X 输入数据Y 输出入数据0/01/00/01/00/00/01/1状态化简状态化简S0S1S20/01/00/01/00/01/10/00/02.设计举例第16页/共55页状态分配、状态编码、状态图状态分配、状态编码、状态图S0S1S20/01/00/01/00/01/1M=3，取 n

10、=2S0=00S1=01S2=110001110/01/00/01/00/01/1选触发器、写方程式选触发器、写方程式选 JK()触发器,同步方式输出方程输出方程Q1nQ0nX0100 01 11 10Y000001 Q11Q01状态方程状态方程第17页/共55页驱驱动动方方程程约束项&逻逻辑辑图图CPX1Y1J1KC1FF0Q0(Mealy(Mealy 型型)无效状态 10000010000/01111 111/1能自启动Q11KC1FF1&1J第18页/共55页 例2 2 设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角钱硬币后机器自动给出一杯饮料；

11、投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。解：1 1、逻辑抽象，得出电路的状态转换图或状态转换表输入变量：取投币信号，用A和B表示输出变量：给出饮料和找钱，用Y和Z表示投入一枚一元硬币时A=1A=1；未投入时A=0A=0投入一枚五角硬币时B=1B=1；未投入时B=0B=0给出饮料时Y=1Y=1，不给时Y=0Y=0找回一枚五角硬币时Z=1Z=1，不找时Z=0Z=0状态转换表状态转换表ABYZSn+1S0S0S1S2000110S0/00S1/00S2/00S1/00S2/00S0/10S2/00S0/10S0/11/11未投币前电路的初始状态投入五角硬币后电路的状态投入一元

12、硬币后电路的状态第19页/共55页状态转换表ABYZSn+1S0S0S1S2000110S0/00S1/00S2/00S1/00S2/00S0/10S2/00S0/10S0/11/11电路的状态M=3M=3根据取触发器的位数n=2n=2令触发器状态Q1Q0的00、01、10分别代表S0、S1、S2可得到表示电路电路次态/输出的卡诺图AB00/0001/00 /10/0000011110()0001111010/0000/10 /00/11 /01/0010/00 /00/10 /2、状态分配第20页/共55页3、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。选择选择JKJK触发器组

13、成这个逻辑电路。将之前所得的卡诺图分解为分别表示触发器组成这个逻辑电路。将之前所得的卡诺图分解为分别表示 、Y Y、Z Z的的4 4个卡诺图。个卡诺图。AB00/0001/00/10/00000111100001111010/0000/10/00/11/01/0010/00/00/10/状态方程输出方程AB00/0001/00 /10/00000111100001111010/0000/10 /00/11 /01/0010/00 /00/10 /0 101 0000 01 11 100 01 0001 11 10Q1nQ0nABAB00/0001/00 /10/0000011110000111

14、1010/0000/10 /00/11 /01/0010/00 /00/10 /0 010 1000 01 11 100 00 0001 11 10Q1nQ0nABAB00/0001/00/10/00000111100001111010/0000/10/00/11/01/0010/00/00/10/1 000 0000 01 11 101 10 0001 11 10Q1nQ0nABAB00/0001/00/10/00000111100001111010/0000/10/00/11/01/0010/00/00/10/0 000 0000 01 11 101 00 0001 11 10Q1nQ0n

15、AB第21页/共55页JK 触发器的特性方程：状态方程故得到驱动方程：第22页/共55页4、根据得到的方程式画出逻辑图。CP1KC1FF1&1JQ11KC1FF0&1JQ0B&1A1 1 1&1YZ第23页/共55页5、检查设计的电路能否自启动无效状态 11状态方程1111100AB=00时，1 1001 1011AB=01时，不能自启动；返回到S0状态，1 0011 0100输出方程1111100010但收费结果错误；AB=10时，返回到S2状态，0 1100 1010011111但收费结果错误。改进措施：可在电路中加上异步清零端R RD D，开始工作时在R RD D端加上低电平信号将电路清

16、零。第24页/共55页按如下状态图设计时序电路。000/0/0/0/0/0001010011100101/1 解 已给出最简状态图，若用同步方式：输出方程输出方程00 01 11 1001 Y000001 为方便，略去右上角 标n。状态方程状态方程00 01 11 1001 101010 0100011 例 3 第25页/共55页选用 JK 触发器驱动方程驱动方程约束项逻辑图逻辑图CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&检查能否自启动：检查能否自启动：110111000能自启动/0/1(Moore(Moore型型)第26页/共55页 例4 4 设计一个带进位输出的七

17、进制加法计数器。解：1 1、逻辑抽象，得出电路的状态转换图或状态转换表。/1/0/0/0/0/0/0000010001101011100110电路的状态M=7M=7，取触发器的个数n=3n=32、状态分配Q2Q1Q0/C3、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程。根据 选择选择JKJK触发器组成这个逻辑电路，且所需触触发器组成这个逻辑电路，且所需触发器的个数为发器的个数为3 3。第27页/共55页由状态转换图可得到表示电路次态/输出的卡诺图如下所示。()/1/0/0/0/0/0/00000100011010111001100100011110100/0/001/0101/00

18、10/0110/0011/0000/1计数器的输出进位信号由电路的110110状态译出0100011110100/0/001/0101/0010/0110/0011/0000/1010001 11 100100011 状态方程0100011110100/0 /001/0101/0010/0110/0011/0000/1010001 11 101110000 0100011110100/0 /001/0101/0010/0110/0011/0000/10100 01 11 100010101 输出方程第28页/共55页JK 触发器的特性方程：状态方程驱动方程第29页/共55页4、根据得到的方程式

19、画出逻辑图1KC1FF11JQ11KC1FF01JQ0CP111&C1KC1FF2&1JQ2&第30页/共55页5、检查设计的电路能否自启动无效状态 111状态方程001输出方程0/1/0/0/0/0/0/0000010001101011100110111/0 能自启动1111111111111111第31页/共55页CPC6、实际应用1KC1FF11JQ11KC1FF01JQ0111&1KC1FF2&1JQ2&Ya+VCC显显示示译译码码器器YbYcYdYeYfYgA3A2A1A000010010201030114100510161107000180010第32页/共55页5.2 计数器计数

20、器(Counter)一、计数器的功能及应用1.功能：对时钟脉冲 CP 计数。2.应用：分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。二、计数器的特点1.输入信号：计数脉冲 CPMoore 型2.主要组成单元：时钟触发器第33页/共55页三、计数器的分类按数制分：二进制计数器十进制计数器N 进制(任意进制)计数器按计数方式分：加法计数器减法计数器可逆计数(Up-Down Counter)按时钟控制分：同步计数器(Synchronous )异步计数器(Asynchronous )按开关元件分：TTL 计数器CMOS 计数器第34页/共55页74161的状态表 输输 入入 输输 出出 注注CR

21、 LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR=1,LD=1,CP，CTP=CTT=1二进制同步加法计数CTPCTT=0CR=1，LD=1，保持若 CTT=0CO=0若 CTT=174163 四、集成二进制同步计数器1.集成 4 位二进制同步加法计数器第35页/共55页1 2 3 4 5 6 7 816 15 14 13 12 11 10 974161(3)741

22、61(3)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地引脚排列图逻辑功能示意图7416174161Q0 Q1 Q2 Q3CTTLDCOCPCTPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1CR=0Q3 Q0=0000同步并行置数CR=1，LD=0，CP 异步清零Q3 Q0=D3 D0 1)74LS161 和 74LS163第36页/共55页2)CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP1CP1EN1Q0 1Q1 1Q1Q31CR VSS1 2 3 4 5 6 7 816 15 14 13 1

23、2 11 10 9CC4520CC4520CC452CC4520 0Q0 Q1 Q2 Q3EN CP CR使能端也可作计数脉冲输入计数脉冲输入也可作使能端异步清零 输输 入入 输输 出出CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0加加 计计 数数加加 计计 数数 保保 持持 保保 持持 第37页/共55页2.集成 4 位二进制同步可逆计数器1)74191（单时钟）7419174191Q0 Q1 Q2 Q3U/DLDCO/BOCPCTD0 D1 D2 D3RC加计数时CO/BO=Q3nQ2nQ1nQ0n并行异步置数减计数时CO

24、/BO=Q3nQ2nQ1nQ0nCT=1,CO/BO=1时，1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419174191D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 第38页/共55页1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419374

25、193D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D32)74193(双时钟)CO7419374193Q0 Q1 Q2 Q3LDCPUCRD0 D1 D2 D3BOCPDCR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持异步清零异步清零异步置数异步置数BO=CO=1第39页/共55页1 2 3 4 5 6 714 13 1

26、2 11 10 9 87419774197CT/LD Q2 D2 D0 Q0 CP1 地地VCC CR Q3 D3 D1 Q1 CP07419774197Q0 Q1 Q2 Q3CRCP1D0 D1 D2 D3CP0CT/LD五、集成二进制异步计数器74197、74LS197计数/置数异步清零异步置数加法计数二 八 十六进制计数第40页/共55页二-八-十六进制计数器的实现M=2计数输出：M=8计数输出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16计数输出：其它：74177、74LS177、74293、74L

27、S293 等。第41页/共55页六、集成十进制同步计数器74160、741621 2 3 4 5 6 7 816 15 14 13 12 11 10 97416074160(2)(2)VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP 地地(引脚排列与74161相同)异步清零功能异步清零功能：(74162 同步清零)同步置数功能同步置数功能：同步计数功能：同步计数功能：保持功能保持功能：进位信号保持进位输出低电平1.集成十进制同步加法计数器第42页/共55页2.集成十进制同步可逆计数器(1)74190 (单时钟，引脚与74191相同)异步并行置数功能：

28、异步并行置数功能：同步可逆计数功能：同步可逆计数功能：加法计数减法计数保持功能：保持功能：1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419174191D1 Q1 Q0 CT U/D Q2 Q3 地地VCC D0 CP RC CO/BO LD D2 D3第43页/共55页(2)74192(双时钟，引脚与74193相同)1 2 3 4 5 6 7 816 15 14 13 12 11 10 97419374193D1 Q1 Q0 CPD CPU Q2 Q3 地地VCC D0 CR BO CO LD D2 D3异步清零功能：异步清零功能：异步置数功能：异步置数功能：

29、同步可逆计数功能：同步可逆计数功能：加法计数减法计数保持功能保持功能第44页/共55页1 2 3 4 5 6 714 13 12 11 10 9 87429074290S9A S9B Q2 Q1 地地VCC R0B R0A CP1 CP0Q0 Q3七、集成十进制异步计数器异步清零功能异步清零功能S9A S9BQ0 Q1 Q2 Q3R0B R0AM1=2M1=5CP0CP11 1 0 0 0 0异步置异步置“9”9”功能功能 1 11 0 0 1异步计数功能异步计数功能M=2M=5M=10CPCPCPCP第45页/共55页5.2.4 5.2.4 N N 进制计数器进制计数器方法用触发器和门电路设

30、计用集成计数器构成清零端置数端(同步、异步)第46页/共55页一、利用同步清零或置数端获得 N 进制计数思思 路：路：当 M 进制计数到 SN 1 后使计数回到 S0 状态2.求归零逻辑表达式；1.写出状态 SN 1 的二进制代码；3.画连线图。步步 骤：骤：例 用4位二进制计数器 74163 构成十二进制计数器。解：1.=10112.归零表达式：3.连线图7416374163Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CR1&同步清零同步置零第47页/共55页二、利用异步清零或置数端获得 N 进制计数 当计数到 SN 时，立即产生清零或置数信号，使返回 S0 状态。（

31、瞬间即逝）思思 路：路：步步 骤：骤：1.写出状态 SN 的二进制代码；2.求归零逻辑表达式；3.画连线图。例 用二-八-十六进制异步计数器74197构成十二进制计数器。7419774197Q0 Q1 Q2 Q3CP0D0 D1 D2 D3CRCPCPCP1LDCT/&状态S12的作用：产生归零信号异步清零异步置零第48页/共55页三 计数容量的扩展1.集成计数器的级联7416174161(1 1)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D3CRQ4 Q5 Q6 Q77416174161(0 0)Q0 Q1 Q2 Q3CTTLDCOCP CTP D0 D1 D2 D

32、3CRQ0 Q1 Q2 Q3CP11111CO016 16=2567429074290(个位个位)Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CPCP74290 74290(十位十位)Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q31 2 4 810 20 40 8010 10=100第49页/共55页2.利用级联获得大容量 N 进制计数器1)级联 N1 和 N2 进制计数器，容量扩展为 N1 N2N1进制计数器N2进制计数器CP进位CCP 例 用用 74290 74290 构成构成 六十六十 进制计数进制计数器器

33、7429074290Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1CPCP7429074290 Q0 Q1 Q2 Q3S9A S9B R0B R0ACP0CP1Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3N1=10N2=6个位个位十位十位异步清零异步清零个位芯片应逢十进一60=6 60=6 10 10=N=N1 1 N N2 2=N N 第50页/共55页2)用归零法或置数法获得大容量的 N 进制计数器 例 试分别用 74161 和 74162 接成六十进制计数器。Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q7741617416

34、1(0)(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO07416174161(1)(1)用 S SN N 产生异步清零异步清零信号：用 S SN N 1 1 产生同步置数同步置数信号：&11&先用两片74161构成 256 进制计数器第51页/共55页74162 同步清零，同步置数同步清零，同步置数。再用归零法将M=100改为N=60进制计数器，即用SN1产生同步清零、置数信号。先用两片74162构成 10 10 进制计数器，Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ4 Q5 Q6 Q77416

35、274162(0)(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP111CO07416274162(1)(1)11&11第52页/共55页1.同步同步 清零(或置数)端计数终值为 S SN N 1 1 异步异步 清零(或置数)端计数终值为 S SN N2.用集成 二进制二进制 计数器扩展容量后，终值 SN(或 SN1)是二进制代码二进制代码；用集成十进制十进制计数器扩展容量后，终值 SN(或SN1)的代码由个位、十位、百位的十进制数十进制数对应的 BCD BCD 代码代码构成。要要 点点第53页/共55页第五章 小 结一、时序逻辑电路的特点数字电路逻辑功能组合逻辑电路时序逻辑电路（基本构成单元 门电路）（基本构成单元 触发器）任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。1.逻辑功能：2.电路组成：与时间因素(CP)有关；含有记忆性的元件(触发器)。二、时序电路逻辑功能的表示方法逻辑图、逻辑表达式、状态表、卡诺图、状态转换图（简称状态图）和时序图第54页/共55页感谢您的观看。第55页/共55页