若干常用的时序逻辑电路异步计数器.pptx

《若干常用的时序逻辑电路异步计数器.pptx》由会员分享，可在线阅读，更多相关《若干常用的时序逻辑电路异步计数器.pptx（40页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1、同步二进制加法计数器图图图图6.3.10 6.3.10 用用用用T T 触发器构触发器构触发器构触发器构成的同步二进制加法计数成的同步二进制加法计数成的同步二进制加法计数成的同步二进制加法计数器器器器第1页/共40页CPQ3 Q2 Q1 Q0C01234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10000000000CPQ3 Q2 Q1 Q0C101112131415161 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00000010表表

2、表表6.3.3 6.3.3 图图图图6.3.106.3.10电路的状态转换图电路的状态转换图电路的状态转换图电路的状态转换图第2页/共40页异步二进制计数器异步二进制加法计数器异步二进制减法计数器异步二进制加/减可逆计数器异步十进制计数器异步十进制加法计数器异步十进制减法计数器异步十进制加/减可逆计数器异步N进制计数器第15讲 若干常用的时序逻辑电路异步计数器第3页/共40页1 1、异步二进制计数器3位二进制异位二进制异步加法计数器步加法计数器Q2 Q1 Q0C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000001 异步加法计数器采取从低位到高位逐位进

3、位的方式工作,各个触发器不同步触发。选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示,3个触发器都应接成T触发器。3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。异步二进制加法计数器第4页/共40页图图图图6.3.25 6.3.25 下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器异步二进制加法计数器第5页/共40页图图图图6.3.26 6.3.26 图图图图6.3.256.3.25电路电路电路电路的时序图的时序图的时序图的时序图0 0 01 1 1问题：问题：问题：问题：如何

4、用上升沿触发的如何用上升沿触发的T触发器构成异步二进制加法器？触发器构成异步二进制加法器？第6页/共40页异步二进制减法计数器3位二进制异位二进制异步减法计数器步减法计数器Q2 Q1 Q0B0 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 110000000选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示,3个触发器都应接成T触发器。3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。第7页/共40页图图图图6.3.27 6.3.27 下降沿动作的异步二进制下降沿动作的异步二进制下降沿动作的异步二进制下降沿动作的异步二进制减减减减法

5、计数器法计数器法计数器法计数器异步二进制减法计数器第8页/共40页图图图图6.3.28 6.3.28 图图图图6.3.276.3.27电路电路电路电路的时序图的时序图的时序图的时序图第9页/共40页二进制异步计数器二进制异步计数器级间连接规律级间连接规律计数脉冲输入到最低位触发器的计数脉冲输入到最低位触发器的CP端。端。第10页/共40页2 2、异步十进制计数器图图图图6.3.29 6.3.29 异步异步异步异步十十十十进制加法计数器的典型电路进制加法计数器的典型电路进制加法计数器的典型电路进制加法计数器的典型电路异步十进制加法计数器 在4 4位异步二进制加法计数器的基础上修改得到，使计数过程

6、跳过10101010到11111111这六个状态。0 01 11 11 10 01 10 00 0第11页/共40页2 2、异步十进制计数器图图图图6.3.29 6.3.29 异步异步异步异步十十十十进制加法计数器的典型电路进制加法计数器的典型电路进制加法计数器的典型电路进制加法计数器的典型电路异步十进制加法计数器 在4 4位异步二进制加法计数器的基础上修改得到，使计数过程跳过10101010到11111111这六个状态。0 01 10 00 01 10 00 00 0第12页/共40页图图图图6.3.30 6.3.30 图图图图6.3.296.3.29电路电路电路电路的时序图的时序图的时序图

7、的时序图Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1第13页/共40页集成异步十进制加法计数器-74LS29074LS290图图图图6.3.31 6.3.31 二五二五二五二五十进制十进制十进制十进制异步计异步计异步计异步计数器数器数器数器74LS29074LS290的逻辑图的逻辑图的逻辑图的逻辑图R01 R02:S91 S92:清清0输入端；输入端；置置9输入端；输入端；时钟脉冲输入端；时钟脉冲输入端；CP0、CP1:Q0 Q3:计数器输出端。计数器输出端。第14页/共40页

8、 74LS290：异步十进制计数器，异步十进制计数器，异步异步置数，置数，异步异步清零。清零。结构：结构：74LS290 74LS290 内部含有两个独立的计数电路内部含有两个独立的计数电路由由1个个1位二进制计数器和位二进制计数器和1个异步五进制计数器构成。个异步五进制计数器构成。又称又称二二-五五-十进制加法计数器十进制加法计数器。模模2计数器：计数器：CP0为计数脉冲输入，为计数脉冲输入，Q0为输出；为输出；模模5计数器：计数器：CP1为计数脉冲输入，为计数脉冲输入，Q3 Q1为输出；为输出；8421码十进码十进制计数器：制计数器：CP0为计数脉冲输入，为计数脉冲输入，CP1与与Q0相连

9、，相连，Q3 Q0为输出。为输出。74LS290S92R01R02S91Q1Q2Q3Q0CP0CP1第15页/共40页CP0CPCP1Q1Q3Q2Q025Q3 Q2 Q1 0 0 00 0 10 1 00 1 11 0 0Q00 1Q3 Q2 Q1 CP1 Q0 十进十进 制数制数010101010100 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 00 0 0012345678908421码十进制计数器：码十进制计数器：结论：上述连接方式形成结论：上述连接方式形成 8421BCD 码输出。码输出。第16页/共40页74LS290的功能表的功能

10、表H H L X X X L L L L(清清零零)H H X L X X L L L L(清清零零)X X H H X X H L L H(置置9)L X L X 0 二进制计数二进制计数(Q0)L X X L 0 五进制计数五进制计数(Q3Q2Q1)X L L X Q0 8421码十进制码十进制计数计数X L X L Q1 5421码十进制码十进制计数计数复位输入复位输入 置位输入置位输入 时时 钟钟 输输 出出R01 R02 S91 S92 CP0 CP1 Q3 Q2 Q1 Q0第17页/共40页 R 01 R 02 S 91 S 92 QD QC QB QA X X 1 1 1 0 0

11、 1 1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 0 X 0 X 0 X X 0 X 0 0 X X 0 X 0 计数状态计数状态74LS 290功功能能表表归纳：归纳：1.74LS 290在在“计数状态计数状态”或或“清清零状态零状态”时，均要求时，均要求 S 91 和和 S 92 中中至少有一个至少有一个必须必须为为“0”。2.S 91 S 92=0时，只有在时，只有在 R 01 和和 R 02 同时为同时为“1”时，它时，它才才进入进入“清零清零状态状态”；否则；否则 它必定处于它必定处于“计数状态计数状态”。第18页/共40页三、任意进制计数器的构成方法用用N进制计

12、数器进制计数器 构成构成 M进制计数器进制计数器(1)MN：需多片需多片N 进制计数器进制计数器级联级联构成。构成。并行进位方式：构成并行进位方式：构成同步同步计数器；计数器；串行进位方式：构成串行进位方式：构成异步异步计数器。计数器。各片的各片的CP同时接计数输入信号，低位同时接计数输入信号，低位片的片的进位信号进位信号作为高位片的计数作为高位片的计数使能使能信号。信号。低位片的低位片的进位信号进位信号或或输出信号输出信号作为高位作为高位片的计数脉冲输入。片的计数脉冲输入。整体置零方式：整体置零方式：M=N1N2时：时：M为大于为大于N的素数时：的素数时：首先将各片首先将各片N进制计数器按最

13、进制计数器按最简单的方式接成一个大于简单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在M状状态译出异步置零信号，将各片计数器同时置零。态译出异步置零信号，将各片计数器同时置零。第21页/共40页整体置数方式：整体置数方式：首先将各片首先将各片N进制计数器按最简单的方式接成一个进制计数器按最简单的方式接成一个大于大于M进制的计数器，然后在选定的某一状态下译出进制的计数器，然后在选定的某一状态下译出置数信号，将各片计数器同时置入适当的数据，跳过置数信号，将各片计数器同时置入适当的数据，跳过多余的状态。多余的状态。第22页/共40页1 1、用同步清零端或置数端归零构、用同步清零端或置数

14、端归零构成成M进置计数器进置计数器2 2、用异步清零端或置数端归零构、用异步清零端或置数端归零构成成M进置计数器进置计数器（1）写出状态SM-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SM的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。同步清零、同步置数:74LS162、74LS163；异步清零、异步置数:74LS193、74LS192；异步清零、同步置数：74LS160、74LS161；只具有异步清零功能：如CC4520、74LS190、74LS191；异步清零和异步置9功能：74L

15、S290。MN设计举例第23页/共40页MN设计举例例例6.3.3 试用同步十进制计数器试用同步十进制计数器74160接成百接成百进制计数器。进制计数器。M=100=1010，所以将两片所以将两片74160直接按并行进位直接按并行进位方式或串行行进位方式连接即可。方式或串行行进位方式连接即可。解解1：并行进位方式：并行进位方式图图图图6.3.38 6.3.38 例例例例6.3.36.3.3电路的并行进位方式电路的并行进位方式电路的并行进位方式电路的并行进位方式第27页/共40页解解2：串行进位方式：串行进位方式低片为低片为1001时，时，C=1；输入第十个计数脉冲时，输入第十个计数脉冲时，C由

16、由1变为变为0，高片，高片计入一个脉冲。计入一个脉冲。第28页/共40页补例补例1.用用74LS163构成二十四进制计数器。构成二十四进制计数器。(1)需要两片需要两片74LS163；(2)为了提高运算速度，使用为了提高运算速度，使用同步同步计数计数整体置零整体置零方式。方式。应该在应该在 Q7Q6Q5Q4 Q3Q2Q1Q0 00010111 时准备清零。时准备清零。Q4 Q2Q1Q0 CLR=74LS163:同步四位二进制计数器，同步清零、同步置数同步四位二进制计数器，同步清零、同步置数CP111CLRQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q774LS16374LS163第29页/共40

17、页具体逻辑电路如下图所示具体逻辑电路如下图所示：Q4 Q2Q1Q0 CLR=CP111CLRQ0 Q1 Q2 Q3 Q4 Q5 Q6 Q7&74LS16374LS163如何用如何用74LS160构成二十四进制计数器？构成二十四进制计数器？第30页/共40页例例6.3.4 试用同步十进制计数器试用同步十进制计数器74160接成二接成二十九进制计数器。十九进制计数器。解解1：整体置零方式：整体置零方式图图图图6.3.40 6.3.40 例例例例6.3.46.3.4电路的整体电路的整体电路的整体电路的整体置零置零置零置零方式方式方式方式第31页/共40页解解2：整体置数方式：整体置数方式图图图图6.

18、3.41 6.3.41 例例例例6.3.46.3.4电路的整体电路的整体电路的整体电路的整体置数置数置数置数方式方式方式方式第32页/共40页思考题 1.1.用用74LS16174LS161构成构成6060进制计数器。进制计数器。2.2.用用74LS16074LS160构成构成1212进制计数器。进制计数器。3.试设计一个电路，试设计一个电路，同时满足同时满足下述要求下述要求：（1）十二进制；）十二进制；（2）状态循环为）状态循环为:001000110100010101100111100011011100101110101001以以 QDQCQBQA 为序：为序：第33页/共40页四、移位寄存

19、器型计数器1、环形计数器图图图图6.3.42 6.3.42 环形计数器电路环形计数器电路环形计数器电路环形计数器电路不能自启动！第34页/共40页能自启动的环形计数器状态利用率太低！第35页/共40页2、扭环形计数器图图图图6.3.47 6.3.47 扭环型计数器电路（约翰逊计数器）扭环型计数器电路（约翰逊计数器）扭环型计数器电路（约翰逊计数器）扭环型计数器电路（约翰逊计数器）D0=f f(Q0,Q1,Q2,Q3)第36页/共40页图图图图6.3.48 6.3.48 扭环形计数器状态转换图扭环形计数器状态转换图不能自启动！第37页/共40页能自启动的扭环形计数器能自启动，有效状态为2n个。状态利用率提高了一倍！特点：电路每次状态转换时，只有一位触发器改变状态。第38页/共40页第第15讲讲 若干常用的时序逻辑电路异步计数器结 束作业:P350 题6.17 P353 题6.29第39页/共40页感谢您的观看！第40页/共40页