计算机基础知识与基本工作原理.pptx

《计算机基础知识与基本工作原理.pptx》由会员分享，可在线阅读，更多相关《计算机基础知识与基本工作原理.pptx（71页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2.1.1 计算机中的数制与编码计算机中的数制与编码2.1.1.1 数制的基与权数制的基与权用用“+”和和“-”表示符号的带符号数称为表示符号的带符号数称为真值真值。用用“0”和和“1”表示符号的带符号二进制（表示符号的带符号二进制（Binary）数称为）数称为机器数机器数。机器数可以写成二进制的形式，通常也写成十六进制（机器数可以写成二进制的形式，通常也写成十六进制（Hex）的形式。）的形式。DecimalBinaryHeximalDecimalBinaryHeximal000000810008100011910019200102101010A300113111011B40100412110

2、0C501015131101D601106141110E701117151111F第1页/共71页2.1.1 计算机中的数制与编码计算机中的数制与编码2.1.1.2 数制的转换数制的转换1、二进制（或十六进制）转换为十进制、二进制（或十六进制）转换为十进制 按权相加按权相加2、十进制转换为二进制（或十六进制）、十进制转换为二进制（或十六进制）整数部分整数部分：除基除基（2或或16）取余，逆序取余，逆序排列排列 小数部分小数部分：乘基乘基（2或或16）取整，正序取整，正序排列排列 如：如：189=BDH；12.25=1100.01B3、二进制与十六进制的相互转换、二进制与十六进制的相互转换 每每

3、1位位十六进制数用相应的十六进制数用相应的4位位二进制表示。二进制表示。如：如：BDH=1011 1100B第2页/共71页2.1.1 计算机中的数制与编码计算机中的数制与编码2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算1、有符号数的表示方法、有符号数的表示方法 最高位是符号位，最高位是符号位，0表示正数，表示正数，1表示负数。表示负数。设设X=(+/-)X1,X2,Xi,Xn-1，其中，其中Xi为一位二进制数，为一位二进制数，i=1,2,n-1。X反反=X补补=X原原=第3页/共71页2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算1）原码）原码 如：如：+93=

4、0101 1101；-93=1101 11012）反码）反码 正数：与原码相同正数：与原码相同 负数：除符号位外，其它各位取反负数：除符号位外，其它各位取反 如：如：+93反反=0101 1101；-93反反=1010 00103）补码）补码 正数：与原码相同正数：与原码相同 负数：反码负数：反码+1（+1进位时要把符号位一块考虑进去进位时要把符号位一块考虑进去）如：如：+93补补=0101 1101；-93补补=1010 0011 第4页/共71页2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算二进制数到底表示什么数，是由编程者约定的。二进制数到底表示什么数，是由编程者约定的。如

5、：如：1000 0000，若为无符号：，若为无符号：128；若为原码：；若为原码：-0；若为反码：；若为反码：-127；若为补码：；若为补码：-128；8位二进制数位二进制数十六进制数十六进制数无符号数无符号数原码原码补码补码反码反码0000000000H0+0+0+00000000101H1+1+1+10000001002H2+2+2+2011111017DH125+125+125+125011111107EH126+126+126+126011111117FH127+127+127+1271000000080H128-0-128-1271000000181H129-1-127-126100

6、0001082H130-2-126-12511111101FDH253-125-3-211111110FEH254-126-2-111111111FFH255-127-1-0第5页/共71页2.1.1 计算机中的数制与编码计算机中的数制与编码2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算X=X补补补补X+Y补补=X补补+Y补补X-Y补补=X补补+-Y补补 2、有符号数的运算、有符号数的运算 使用补码，可以将符号位和其它位统一处理；使用补码，可以将符号位和其它位统一处理；减法也可按加法来处理减法也可按加法来处理。两个用补两个用补 码表示的数相加时，如果最高位（符号位）有进位，则进位

7、被舍码表示的数相加时，如果最高位（符号位）有进位，则进位被舍弃。弃。计算机中常计算机中常采用补码表示有符号数采用补码表示有符号数。第6页/共71页2.1.1 计算机中的数制与编码计算机中的数制与编码2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算3、定点数与浮点数、定点数与浮点数定点数定点数小数点位置固定（例如纯整数和纯小数）小数点位置固定（例如纯整数和纯小数）浮点数浮点数小数点位置不固定（充分利用有限位数，扩大数的表示范围和精度）小数点位置不固定（充分利用有限位数，扩大数的表示范围和精度）浮点数的表示方法浮点数的表示方法 SE1 E2 E3 E4 Eib1 b2 b3 b4 bp

8、-1符号符号 指数指数 尾数尾数(-1)S 2E(b0 b1b2b3bp-1)S=0 正数正数S=1 负数负数小数点位置与小数点位置与b0=1省略省略 第7页/共71页2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算3、定点数与浮点数、定点数与浮点数微机系统的微机系统的3种浮点数类型种浮点数类型浮点数中的参数浮点数中的参数单精度浮点数单精度浮点数双精度浮点数双精度浮点数扩充精度浮点数扩充精度浮点数浮点数长度浮点数长度32位位64位位80位位尾数长度尾数长度p23位位52位位64位位符号位符号位S1位位1位位1位位指数长度指数长度E8位位11位位15位位最小指数最小指数-126-10

9、22-16382最大指数最大指数+127+1023+16383指数的偏移量值指数的偏移量值+127+1023+16383第8页/共71页2.1.1.3 计算机中数的表示及运算计算机中数的表示及运算3、定点数与浮点数、定点数与浮点数例例1：将十进制数：将十进制数219.125表示成单精度浮点数。表示成单精度浮点数。尾数（共尾数（共23位），加上隐含的位），加上隐含的b0共共24位位指数指数符号符号01 0 0 0 0 1 1 01 0 1 1 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0219.125D=1101 1011.001B=1.10 1101 1001 2

10、7E=7+127=134=1000 0110B。（。（+偏移量偏移量，无符号位无符号位）得到二进制表示的得到二进制表示的规格化规格化的浮点数形式：的浮点数形式：第9页/共71页2.1.1 计算机中的数制与编码计算机中的数制与编码2.1.1.4 计算机中的常用编码计算机中的常用编码1、BCD码（码（Binary Coded Decimal）用二进制编码表示十进制数称为用二进制编码表示十进制数称为BCD码码。一位十进制数需要用。一位十进制数需要用4位二进制编码表位二进制编码表示。例如示。例如(0100 1001 0111 1000.0001 0100 1001)BCD (4 9 7 8 .1 4

11、9 )D压缩压缩BCD码：一个字节表示两位十进制数码：一个字节表示两位十进制数非压缩非压缩BCD码：码：一个字节表示一位十进制数一个字节表示一位十进制数（只用（只用低四位低四位）BCD码与二进制码之间如何转换？码与二进制码之间如何转换？先转换为十进制，再由十进制转换为二进制。先转换为十进制，再由十进制转换为二进制。第10页/共71页2.1.1.4 计算机中的常用编码计算机中的常用编码2、ASCII码（码（American Standard Code for Information Interchange）7bit表示字符信息，共表示字符信息，共128个字符。个字符。32个控制字符，个控制字符，

12、96个可见符号。个可见符号。000(0)001(1)010(2)011(3)100(4)101(5)110(6)111(7)0000(0)NULDLESP0PP0001(1)SOHDC1!1AQaQ0010(2)STXDC2“2BRbR0011(3)ETXDC3#3CScS0100(4)EOTDC4$4DTdT0101(5)ENQNAK%5EUeU0110(6)ACKSYN&6FVfV0111(7)BELETB7GWgW1000(8)BSCAN(8HXhX1001(9)HTEM)9IYiY1010(A)LFSUB*:JZjZ1011(B)VTESC+;Kk1100(C)FFFS,Nn1111(

13、F)SIUS/?OoDEL高高3位位低低4位位第11页/共71页2.1.1.4 计算机中的常用编码计算机中的常用编码3、汉字编码、汉字编码 中文字符用中文字符用2个字节个字节表示，表示，每个字节的最高位置每个字节的最高位置1，余下的，余下的14位表示字符，位表示字符，构成构成汉字内码汉字内码(GB2312-80)。汉字内码。汉字内码 是对汉字的唯一标识。是对汉字的唯一标识。1）汉字输入码）汉字输入码 各种输入法所采用的汉字编码统称为输入码。各种输入法所采用的汉字编码统称为输入码。2）汉字内码）汉字内码 输入的汉字在机器中必须转换为统一的机内码。输入的汉字在机器中必须转换为统一的机内码。3）汉字

14、输出码）汉字输出码 用于输出汉字字型的点阵编码。用于输出汉字字型的点阵编码。第12页/共71页2.1.2 计算机中的基本组成电路计算机中的基本组成电路2.1.2.1 简单逻辑电路简单逻辑电路第13页/共71页2.1.2 计算机中的基本组成电路计算机中的基本组成电路2.1.2.2 触发器触发器时钟脉冲时钟脉冲输入输入输出输出DQ0-1000-111时钟脉冲时钟脉冲输入输入输出输出JKQ1-000不变不变1-00101-01011-011翻转翻转1、D触发器（锁存器）触发器（锁存器）2、JK触发器触发器一个触发器能储存一个触发器能储存1位二进制代码。位二进制代码。第14页/共71页2.1.2 计算

15、机中的基本组成电路计算机中的基本组成电路2.1.2.3 寄存器寄存器1、缓冲寄存器（、缓冲寄存器（Buffer）如如4位并行输入、并行输出的缓冲寄存器位并行输入、并行输出的缓冲寄存器第15页/共71页2.1.2 计算机中的基本组成电路计算机中的基本组成电路2.1.2.3 寄存器寄存器2、移位寄存器（、移位寄存器（Shifting Register）如：如：4位串行输入（输出可并行也可串行）的移位寄存器位串行输入（输出可并行也可串行）的移位寄存器第16页/共71页2.1.2 计算机中的基本组成电路计算机中的基本组成电路2.1.2.3 寄存器寄存器3、计数器（、计数器（Counter）第17页/共

16、71页2.1.2 计算机中的基本组成电路计算机中的基本组成电路2.1.2.3 寄存器寄存器4、三态门（三态缓冲器）、三态门（三态缓冲器）第18页/共71页2.1.3 计算机中的存储器计算机中的存储器2.1.3.1 存储器的分类存储器的分类1、存储用途、存储用途2、与、与CPU的连接方式的连接方式内存内存外存外存程序存储器程序存储器数据存储器数据存储器第19页/共71页2.1.3.1 存储器的分类存储器的分类3、存储介质、存储介质双极型：双极型：MOS型型掩膜掩膜ROM 一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM 电可擦除电可擦除E2PROM 快闪存储器快闪存储器FLAS

17、H易失性易失性 存储器存储器RAM非易失性非易失性存储器存储器ROM静态静态SRAM 动态动态DRAM存取速度快，但集成度低，一般用于大存取速度快，但集成度低，一般用于大型计算机或高速微机的型计算机或高速微机的Cache；速度较快，集成度较低，速度较快，集成度较低，一般用于对速度要求高、一般用于对速度要求高、而容量不大的场合而容量不大的场合（Cache）集成度较高但存取速度较集成度较高但存取速度较低，一般用于需较大容量低，一般用于需较大容量的场合（主存）。的场合（主存）。半导体存半导体存储器储器磁介质存储器磁介质存储器 磁带磁带、软磁盘、硬磁盘（软磁盘、硬磁盘（DA、RAID）光介质存储器光介

18、质存储器 只读型、一次写入型、多次写入型只读型、一次写入型、多次写入型 电荷耦合存储器电荷耦合存储器第20页/共71页2.1.3 计算机中的存储器计算机中的存储器2.1.3.2 存储器中的常用术语及主要指标存储器中的常用术语及主要指标1、常用术语、常用术语存储单元存储单元 寄存器，能存放有寄存器，能存放有独立意义独立意义的二进制代码，多位触发器组成的二进制代码，多位触发器组成位位b（bit）字节字节B（Byte）字字Word双字双字DoubleWord第21页/共71页2.1.3.2 存储器中的常用术语及主要指标存储器中的常用术语及主要指标1、常用术语、常用术语 计算机中的数据类型计算机中的数

19、据类型位位b（bit）1 bit=1个二进制位个二进制位1 Byte=8 bit1 Word=？Byte 1 Doubleword=2 Word1 Quardword=4 Word 0110 1100 0111 1110 1010 1100 1111 0000 0101 0011bit(1B)Byte(53H)Word(0F053H)Doubleword(7E AC F0 53H)Quardword低字节低字节高字节高字节高字高字低字低字数据类型的低字节存放在较低地址处数据类型的低字节存放在较低地址处（小端模式（小端模式）（注：）（注：51为大端模式）为大端模式）字节字节B（Byte）字字W（

20、Word）双字双字DW（Double Word）四字四字QW（Quad Word）取决于字长取决于字长假定某单片机系统假定某单片机系统字长字长8bit第22页/共71页2.1.3.2 存储器中的常用术语及主要指标存储器中的常用术语及主要指标2、主要指标、主要指标1）存储容量）存储容量 存储器的容量以字节（存储器的容量以字节（Byte）为单位，）为单位，存储芯片的容量以位（存储芯片的容量以位（bit）为单位。）为单位。2）存取速度）存取速度3）功耗）功耗4）可靠性可靠性 可用平均故障间隔时间来衡量。可用平均故障间隔时间来衡量。5）其它）其它 工作电源电压、工作温度范围、可编程存储器的编程次数、成

21、本。工作电源电压、工作温度范围、可编程存储器的编程次数、成本。第23页/共71页2.1.3 计算机中的存储器计算机中的存储器2.1.3.3 基本存储单元电路基本存储单元电路1、静态、静态RAM基本存储电路基本存储电路集成度低，但速度快，价格高，常用做集成度低，但速度快，价格高，常用做Cache。1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据/D。3.行选择线有效（高电行选择线有效（高电 平）平）时，时，A、B处的数据信处的数据信息通过门控管息通过门控管T5和和T6送送

22、至至C、D点。点。4.列选择线有效（高电列选择线有效（高电 平）平）时，时，C、D处的数据信处的数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。第24页/共71页2.1.3.3 基本存储单元电路基本存储单元电路2、动态、动态RAM基本存储电路基本存储电路集成度高，但速度较慢，价格低，一般用作主存。集成度高，但速度较慢，价格低，一般用作主存。1.电容上存有电荷时，表示存储数据电容上存有电荷时，表示存储数据A为为逻辑逻辑1；2.行选择线有效时，数据通过行选择线有效时，数据通过T1送至送至B处；处；3.列选择线有效时，数据通过列选择线有效时，数据通过T2送至芯片

23、送至芯片的数据引脚的数据引脚I/O；4.为防止存储电容为防止存储电容C放电导致数据丢失，放电导致数据丢失，必须定时进行刷新；必须定时进行刷新；5.动态刷新时行选择线有效，而列选择线动态刷新时行选择线有效，而列选择线无效无效。（刷新是逐行进行的。）。（刷新是逐行进行的。）第25页/共71页2.1.3.4 存储单元和存储单元地址存储单元和存储单元地址 存储器由大量缓冲寄存器组成，存储器由大量缓冲寄存器组成，每个寄存器就是一个存储单元每个寄存器就是一个存储单元，可存放一，可存放一个有个有独立意义独立意义的二进制代码。的二进制代码。每个存储单元有一个唯一的每个存储单元有一个唯一的固定编号固定编号，这个

24、编号称为存储单元的地址。在，这个编号称为存储单元的地址。在存储器内部带有译码器。存储器内部带有译码器。注意区分：存储单元注意区分：存储单元地址地址存储单元的存储单元的内容内容第26页/共71页2.1.3.5 存储器的寻址原理存储器的寻址原理读读 写写 控控 制制 逻逻 辑辑R/WCE数数据据缓缓冲冲 器器（三三 态态 双双 向向）d0d1dN-1D0D1DN-11.该该RAM芯片外部共有地址线芯片外部共有地址线 L 根，数据线根，数据线 N 根；根；2.该类芯片内部采用该类芯片内部采用单译码（字译码）单译码（字译码）方式，基本存储单元排列成方式，基本存储单元排列成M*N的的长方矩阵，且有长方矩

25、阵，且有M=2L的关系成立；的关系成立；字线字线0字线字线M-10,00,N-1M-1,0M-1,N-1地地址址译译码码器器a0a1aM-1A0A1AL-1地地址址寄寄存存器器D0DN-1位位线线0位位线线N-1存储芯片容量标为存储芯片容量标为“M*N”（bit）D0DN-1地址线地址线数据线数据线控制线控制线第27页/共71页2.1.3.5 存储器的寻址原理存储器的寻址原理1.该该RAM芯片外部共有地址线芯片外部共有地址线 2n 根，数据线根，数据线 1 根；根；2.该类芯片内部一般采用该类芯片内部一般采用双译码（复合译码、重合选择）双译码（复合译码、重合选择）方式，基本存储方式，基本存储单

26、元排列成单元排列成N*N 的正方矩阵，且有的正方矩阵，且有M=22n=N2 的关系成立；的关系成立；0,00,N-1N-1,0N-1,N-1D0D0DN-1DN-1Y0YN-1Y 地地 址址 译译 码码 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址译译码码器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD数数据据缓缓冲冲 器器（三三 态态 双双 向向）D0读写控制读写控制存储芯片容量标为存储芯片容量标为“M*1”（bit）数据线数据线控制线控制线地址线地址线第28页/共71页2.1.3.5 存储器的寻址原理存储器的寻址原理SRAM集成芯片集成芯片6264(8

27、K8位位)的内部结构与引脚的内部结构与引脚第29页/共71页2.1.3.6 存储器的扩展原理存储器的扩展原理1、内（主）存储器的基本结构、内（主）存储器的基本结构存储芯片存储芯片存储模块存储模块存储体存储体进行进行位扩展位扩展 以实现以实现按字节按字节编址编址的结构的结构进行进行字扩展字扩展 以满足总容以满足总容量的要求量的要求存储体、地址译码、数据缓存储体、地址译码、数据缓冲和读写控制冲和读写控制 位扩展位扩展：因每个字的位数不够而扩展到数据输出线的数目。：因每个字的位数不够而扩展到数据输出线的数目。字扩展字扩展：因总的字数不够而扩展地址输入线的数目，也称因总的字数不够而扩展地址输入线的数目

28、，也称 为地址扩展。为地址扩展。并行存储器、多端口存储器、并行存储器、多端口存储器、相联存储器等相联存储器等第30页/共71页2.1.3.6 存储器的扩展原理存储器的扩展原理2、存储芯片的位扩展、存储芯片的位扩展64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD0D7等效为等效为64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器 进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块

29、的地址线形成整个模块的地址线和控制线，而各芯片的和控制线，而各芯片的数据线并列（位线扩展）数据线并列（位线扩展）形成整个模块的数据线（形成整个模块的数据线（8bit宽度）。宽度）。第31页/共71页2.1.3.6 存储器的扩展原理存储器的扩展原理3、存储芯片的字扩展、存储芯片的字扩展用用8K8bit的芯片扩展实现的芯片扩展实现64KB存储器存储器64K*8A0 A15D0 D7R/WCS等效为等效为A0 A12R/WD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器Y0

30、Y1Y7A13 A14 A15 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线和数据线互连地址线、控制线和数据线互连形成形成整个模块的低位地址线、控制线和数据线整个模块的低位地址线、控制线和数据线，CPU的高位地址线（扩展的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线字线）被用来译码以形成对各个芯片的选择线 片选线片选线。第32页/共71页2.1.3.6 存储器的扩展原理存储器的扩展原理4、存储芯片的字、位同时扩展、存储芯片的字、位同时扩展用用16K4bit的芯片扩展实现的芯片扩展实现64KB存储器存储器16K*416K*4A0 A13R/WD0 D

31、3D4 D724译码器译码器A15A14CS64K*8A0 A15D0 D7R/WCS等效为等效为16K*416K*416K*416K*416K*416K*41、对芯片、对芯片分组分组进行位扩展进行位扩展，以实现按字节以实现按字节编址。编址。2、设计个芯片、设计个芯片组的组的片选进行片选进行字扩展字扩展，以满，以满足容量要求。足容量要求。第33页/共71页2.1.3.6 存储器的扩展原理存储器的扩展原理4、内存储器与并行总线的接口、内存储器与并行总线的接口地址地址译码译码主主存存储储器器微处微处理器理器或或总线总线接口接口 AB地址锁存地址锁存RD/WR片选控制片选控制低位低位AB高位高位AB

32、IO/M1、数据线：如果考虑总线负载问题，可加接数据收发器。、数据线：如果考虑总线负载问题，可加接数据收发器。2、读写控制线：考虑有效电平。、读写控制线：考虑有效电平。字选字选：系统地址总线中的：系统地址总线中的低位地址线低位地址线直接与各存储芯片的地址线连接。直接与各存储芯片的地址线连接。所需低位地址线的数目所需低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。片选片选：系统地址总线中余下的：系统地址总线中余下的高位地址线高位地址线经译码后作为不同存储芯片的片经译码后作为不同存储芯片的片 选。通常选。通常IO/M信号也参与片选译码。信号也参与片选译码。3、地址线：、地址

33、线：字选片选字选片选。DB数据缓冲数据缓冲通常通常都由都由多片多片存储存储芯片芯片构成构成第34页/共71页2.2 微型计算机基本工作原理微型计算机基本工作原理1、时序、时序 CPU在执行指令时各控制信号之间的顺序关系。在执行指令时各控制信号之间的顺序关系。2、时钟电路、时钟电路 产生计算机所需的时序信号，使得计算机内部电路在统一的节拍控制下严格按产生计算机所需的时序信号，使得计算机内部电路在统一的节拍控制下严格按时序同步工作。时序同步工作。2.2.1 时序及时钟电路时序及时钟电路外部附加电路（晶振外部附加电路（晶振+电容）电容）内部配置电路（精度稍差）内部配置电路（精度稍差）第35页/共71

34、页1）时钟周期（振荡周期）时钟周期（振荡周期）2）状态周期（）状态周期（=2个时钟周期）个时钟周期）3）机器周期（）机器周期（=6个状态周期个状态周期=12个时钟周期）个时钟周期）4）指令周期（视指令而定）指令周期（视指令而定）2.2.1 时序及时钟电路时序及时钟电路第36页/共71页 指令指令：规定计算机执行某种操作的命令。指示：规定计算机执行某种操作的命令。指示CPU执行一个特定的处理，如从执行一个特定的处理，如从存储器取数据、对数据进行逻辑运算等。存储器取数据、对数据进行逻辑运算等。指令系统指令系统：CPU可以处理的全部指令集合（可以处理的全部指令集合（Instruction Set）。

35、指令集结构）。指令集结构(ISA，Instruction Set Architecture)是体系结构的主要内容之一，对是体系结构的主要内容之一，对CPU的基本的基本组织会产生非常大的影响。组织会产生非常大的影响。ISA功能设计实际就是确定软硬件的功能分配。功能设计实际就是确定软硬件的功能分配。指令通常包含指令通常包含操作码操作码和和操作数操作数两部分。两部分。操作码操作码指明要完成的操作的性质（类型），如加、减、乘、除、数据传送、移指明要完成的操作的性质（类型），如加、减、乘、除、数据传送、移位等；位等；操作数操作数指参加上述规定操作的指参加上述规定操作的数据数据或数据所存放的或数据所存放的

36、地址地址。2.2.2 指令与程序指令与程序2.2.2.1 指令系统指令系统第37页/共71页2.2.2 指令与程序指令与程序2.2.2.2 程序设计语言程序设计语言机器语言机器语言汇编语言汇编语言高级语言高级语言汇编语言源程序汇编语言源程序机器语言程序机器语言程序（目标代码）（目标代码）汇编（汇编程序）汇编（汇编程序）高级语言源程序高级语言源程序编译或解释（编译程序）编译或解释（编译程序）程序：根据任务要求，程序：根据任务要求，有序地编排指令有序地编排指令的集合。的集合。第38页/共71页2.2.3 CPU的工作原理的工作原理算术逻辑单元算术逻辑单元ALU累加器累加器ACC累加锁存器累加锁存器

37、暂存器暂存器标志寄存器标志寄存器FR通用寄存器组通用寄存器组堆栈指针堆栈指针SP程序计数器程序计数器PC微微 操操 作作 控控 制制 电电 路路指令译码器指令译码器ID指令寄存器指令寄存器IR 操作码操作码,地址码地址码脉冲分配器脉冲分配器时钟脉冲源时钟脉冲源控制总线控制总线CB地址总线地址总线AB数据总线数据总线DB内部总线内部总线地址缓冲器地址缓冲器数据缓冲器数据缓冲器运算器（含寄存器组）运算器（含寄存器组）控制器控制器第39页/共71页2.2.4 程序的执行过程程序的执行过程计算机指令执行过程示意图计算机指令执行过程示意图 MOV A,32H三个阶段：三个阶段：1、取指、取指2、译码、译

38、码3、执行、执行第40页/共71页2.2.5 I/O接口电路接口电路1、接口接口：计算机外部设备与计算机主机之间的硬件电路和驱动程序：计算机外部设备与计算机主机之间的硬件电路和驱动程序。主要解决。主要解决数据传输的问题。数据传输的问题。作用：信息存储作用：信息存储操作模式：字节的整数倍操作模式：字节的整数倍器件种类：少器件种类：少速度时序：速度时序：CPU相当、匹配相当、匹配存储器存储器作用：与外设间的信息交换作用：与外设间的信息交换操作模式：位、字节、多字节操作模式：位、字节、多字节器件种类：多器件种类：多速度时序：差异很大、时序不同速度时序：差异很大、时序不同接口接口第41页/共71页2.

39、2.5 I/O接口电路接口电路2、接口接口电路的功能电路的功能信号形式的变换（转换为二进制数字信号）信号形式的变换（转换为二进制数字信号）电平转换电平转换数据传输格式转换（并行、串行）数据传输格式转换（并行、串行）锁存与缓冲（时序上的匹配）锁存与缓冲（时序上的匹配）可编程功能（改变工作方式，完成不同的功能）可编程功能（改变工作方式，完成不同的功能）地址译码及外设选择（选择不同的外设）地址译码及外设选择（选择不同的外设）第42页/共71页2.2.5 I/O接口电路接口电路3、接口接口电路的组成电路的组成第43页/共71页2.2.5 I/O接口电路接口电路4、I/O接口的编址接口的编址存储单存储单

40、元地址元地址00000H00001HFF0FFHFF100HFF101HFFFFFH0000H0001HFF00HI/O端口端口地址地址FFFFH特点特点：系统视端口和存储单元为：系统视端口和存储单元为不同的对象不同的对象。优点优点：系统中存储单元和：系统中存储单元和I/OI/O端口的数量可端口的数量可达到最大达到最大。缺缺点点：需需专专门门信信号号来来指指示示系系统统地地址址线线上上出出现现的的是是存存储储单单元元地地址址还还是是端端口口地地址址；专专用用的的端口操作指令比较单一。端口操作指令比较单一。1）独立编址（如）独立编址（如INTEL的的CPU）第44页/共71页2.2.5 I/O接

41、口电路接口电路4、I/O接口的编址接口的编址2）统一编址（存储器映像编址）统一编址（存储器映像编址）存储单元存储单元地址地址00000H00001HFF0FFHI/O端端口地址口地址FF100HFF101HFFFFFH特特点点：将将端端口口看看作作存存储储单单元元，仅仅以以地地址址范围的不同范围的不同来区分两者。来区分两者。优优点点：对对端端口口的的操操作作和和对对存存储储单单元元的的操操作作完完全全一一样样，因因此此系系统统简简单单，并并且且对对端端口操作的指令种类较多。口操作的指令种类较多。缺缺点点：CPU对对存存储储单单元元和和I/O端端口口的的实实际际寻址空间都寻址空间都小于其最大寻址

42、小于其最大寻址空间。空间。第45页/共71页2.2.5 I/O接口电路接口电路4、I/O接口的编址接口的编址独立编址独立编址统一编址统一编址第46页/共71页2.2.5 I/O接口电路接口电路5、I/O接口的分类接口的分类1）按照传输数据方式分）按照传输数据方式分并行通信并行通信串行通信串行通信第47页/共71页2.2.5 I/O接口电路接口电路5、I/O接口的分类接口的分类2）按照传输的信号分按照传输的信号分模拟模拟数字数字需要需要D/A、A/D转换。转换。3）按照传输控制方式分按照传输控制方式分程序控制程序控制中断控制中断控制直接存储访问方式（直接存储访问方式（DMA）4）按照双方数据收发

43、的配合方式分按照双方数据收发的配合方式分同步接口（系统时钟控制）同步接口（系统时钟控制）异步接口（应答方式）异步接口（应答方式）第48页/共71页2.2.6 并行接口与串行接口并行接口与串行接口1、并行接口的组成与功能、并行接口的组成与功能并行接口的组成并行接口的组成功能：功能：1）实现数据总线与外设的电气缓冲与隔离）实现数据总线与外设的电气缓冲与隔离2）锁存系统数据总线上的并行输出数据）锁存系统数据总线上的并行输出数据3）协调收发双方的逻辑关系与时间关系）协调收发双方的逻辑关系与时间关系4）有些还具有控制中断传输的能力）有些还具有控制中断传输的能力2.2.6.1 并行接口并行接口第49页/共

44、71页2.2.6.1 并行接口并行接口2、不可编程接口、不可编程接口握手输入握手输入第50页/共71页2.2.6.1 并行接口并行接口3、不可编程接口、不可编程接口握手输出握手输出第51页/共71页2.2.6.1 并行接口并行接口4、可编程接口（、可编程接口（8255A）主要包含：数据总线缓冲器、读主要包含：数据总线缓冲器、读/写控制逻辑、输入写控制逻辑、输入/输出端口输出端口(A、B和和C)、可编程控制寄存器等。、可编程控制寄存器等。第52页/共71页2.2.6 并行接口与串行接口并行接口与串行接口2.2.6.2 串行接口串行接口1、通信方式：同步、异步、通信方式：同步、异步第53页/共71

45、页2.2.6.2 串行接口串行接口2、异步通信、异步通信一种一种11位异步通信的帧格式位异步通信的帧格式一种同步通信的帧格式一种同步通信的帧格式3、同步通信、同步通信第54页/共71页2.2.6.2 串行接口串行接口4、串行通信数据传输速率、串行通信数据传输速率波特率波特率比特率：每秒钟传送多少位二进制数比特率：每秒钟传送多少位二进制数数据传输速率数据传输速率每位传输时间每位传输时间5、通信协议、通信协议收发双方的约定：通信方式、波特率、握手信号等。收发双方的约定：通信方式、波特率、握手信号等。假如数据传输速率每秒为假如数据传输速率每秒为960个字符，每个字符由个字符，每个字符由1个起始位、个

46、起始位、8个数据位和个数据位和1个停止位组成，则其传输速率为：个停止位组成，则其传输速率为：10*960（bit/s）=9 600（bit/s）第55页/共71页2.2.6.2 串行接口串行接口6、数据传输方式、数据传输方式第56页/共71页2.3 计算机的中断计算机的中断2.3.1 中断概述中断概述2.3.1.1 中断的概念中断的概念硬件层面硬件层面：中断是一种信号，它告诉微处理：中断是一种信号，它告诉微处理器已发生了某种需要特别处理的事件，需要器已发生了某种需要特别处理的事件，需要去处理或为其服务。去处理或为其服务。软件层面软件层面：中断是指：中断是指CPU在执行正常程序时，在执行正常程序

47、时，可以接受和检测中断请求信号，在系统允许可以接受和检测中断请求信号，在系统允许处理中断的条件下，处理中断的条件下，CPU暂时中止当前程序，暂时中止当前程序，转而执行中断服务子程序，并在处理完后返转而执行中断服务子程序，并在处理完后返回原来程序继续向下执行。回原来程序继续向下执行。中断服务中断服务程序程序1中断服务中断服务程序程序 2非预料事件非预料事件1非预料事件非预料事件 2第57页/共71页2.3.1 中断概述中断概述2.3.1.2 引入中断的优点引入中断的优点分时操作分时操作实时处理实时处理故障处理故障处理2.3.1.3 中断源中断源外部设备中断源外部设备中断源故障源故障源控制对象控制

48、对象定时定时/计数脉冲中断源计数脉冲中断源第58页/共71页2.3.1 中断概述中断概述2.3.1.3 中断源中断源典型系统的中断源（典型系统的中断源（Intel8086为例）为例）第59页/共71页2.3.1 中断概述中断概述2.3.1.4 中断系统的功能中断系统的功能1、实现中断及返回、实现中断及返回 中断源发出中断请求，中断源发出中断请求，CPU决定是否响应。决定是否响应。若响应，则若响应，则保护保护断点和现场，转入相应中断服务程序，中断服务结束后，断点和现场，转入相应中断服务程序，中断服务结束后，恢恢复复现场和断点，继续执行原程序。现场和断点，继续执行原程序。CPU执行流程执行流程中断

49、服务程序中断服务程序1非预料事件非预料事件1第60页/共71页2.3.1 中断概述中断概述2.3.1.4 中断系统的功能中断系统的功能2、能实现优先权排队、能实现优先权排队 按各中断请求的重要程度排列按各中断请求的重要程度排列CPU响应的次序称为响应的次序称为中断优先级中断优先级。同时有多个中断请求到来时，同时有多个中断请求到来时，CPU会会首先响应和处理优先级别最高的中断请首先响应和处理优先级别最高的中断请求求。中断优先级的实现可以用中断优先级的实现可以用软件或硬件设置软件或硬件设置。3、能实现中断嵌套、能实现中断嵌套 当当CPU正在进行某一级别中断源的中断处理时，若有正在进行某一级别中断源

50、的中断处理时，若有更高级别的新中断源更高级别的新中断源发发出请求，且新中断源满足响应条件，则出请求，且新中断源满足响应条件，则CPU应中止当前的中断服务程序，保护此应中止当前的中断服务程序，保护此程序的断点和现场，转而响应高级中断。这种多级（重）中断的处理方式称为程序的断点和现场，转而响应高级中断。这种多级（重）中断的处理方式称为“嵌套嵌套”。第61页/共71页2.3.1 中断概述中断概述2.3.1.4 中断系统的功能中断系统的功能非预料事件非预料事件1非预料事件非预料事件2中断嵌套过程示意图中断嵌套过程示意图第62页/共71页2.3.2 中断处理过程中断处理过程2.3.2.1 中断响应中断响