基于单片机的嵌入式系统的低功耗设计问题.pdf





《基于单片机的嵌入式系统的低功耗设计问题.pdf》由会员分享,可在线阅读,更多相关《基于单片机的嵌入式系统的低功耗设计问题.pdf(7页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第2 7 卷第4 期海南大学学报自然科学版 2 0 0 9 年1 2 月N A T U R A LS C I E N C EJ O U R N A LO FH A I N A NU N I V E R S I T YV 0 1 2 7N o 4 D e c 2 0 0 9文章编号:1 0 0 4 1 7 2 9 ( 2 0 0 9 ) 0 4 0 3 8 2 0 4基于单片机的嵌入式系统的低功耗设计问题董艺( 安徽电子信息职业技术学院信息系,安徽蚌埠2 3 3 0 3 0 )摘要:对嵌入式系统实现低功耗的理论基础进行了分析,并提出了在低功耗系统设计的硬件和软件方面可以采取的措施关键词:低功耗;
2、嵌入式系统;单片机中图分类号:1 P3 1 6文献标志码iA以单片机为核心的嵌入式系统有时需要在供电困难的环境中使用,比如野外、井下、空中等;此外,对于一些小型的便携式仪器仪表也需要用电池供电因此,在这些场合工作的嵌入式系统如何实现低功耗设计就显得尤为重要,以下就对该问题做详细的探讨1嵌入式系统实现低功耗的理论基础分析低功耗嵌入式系统之所以比普通嵌入式系统的功耗低,C M O S 器件的使用起到了关键性的作用,因此,有必要先分析一下C M O S 数字集成电路的部分特点1 1功耗很低C M O S 电路工作时的全部功耗为动态功耗和静态功耗两部分之和动态功耗不仅取决于负载,而且就电路内部而言,它
3、与电源电压、集成度、输出电平以及工作频率都有密切联系C H M O S 或C M O S 电路的功耗特性一般可以表示为:( 1 ) P = P d + P 。;( 2 ) P d = 屹;( 3 ) P 。= P 。+ P 。= L +F c 。式中,P 。为动态功耗,P 为总功耗,P 。为静态功耗;P 。为瞬时导通功耗;P ,为输出电容充放电功耗;为工作电源电压;匕为静态时由电源流向电路内部的电流;t 。为脉冲电流的时间平均值;F 为输入脉冲重复频率;C ,为电路输出端的负载电容式( 1 ) 为总功耗表达式;式( 2 ) 为总的静态功耗表达式,其中,静态功耗电流值匕常用于评价电路的静态功耗大
4、小,它以电路中流经各P N 结的反向漏电流为主。而且它与电源电压有关,随着的增大,匕亦增大;式( 3 ) 为总的动态功耗表达式动态功耗体现了电路进行逻辑状态转换过程中内部消耗的功率对C M O S 电路来说,动态功耗反映了输入信号出现变化时所形成的功耗增量动态功耗表现在以下两方面:第一是瞬时导通功耗,即在信号状态转换过程中,某一回路的P 沟道和N 沟道晶体管同时导通,由电源流经2 个导通沟道的电流所消耗的功率当输入脉冲电压的幅度大于P M O S 和N M O S 两个开启电压的绝对值之和时,将在上升沿和下降沿产生瞬时导通功耗,如图1 所示图1 中,假设2 个M O S 晶体管的开启电压分别为
5、K 。和k ,并且满足 E 。+ I I 的关系,输入电压由逻辑低电平 过渡到逻辑高电平,在t ,至t :期间,既满足K K 。,也满足( 屹一K ) I l 的条件,那么从到圪之间有瞬时导通电流气流过,而这些瞬时导通电流在整个信号周期内的过渡过程时间的平均值形y 十。 矿 。 ?八八收稿日期:2 0 0 9 1 0 3 1作者简介:董艺( 1 9 7 9 一) ,男,安徽蚌埠人,安徽电子信息职业技术学院信息系讲师万方数据第4 期董艺:基于单片机的嵌入式系统的低功耗设计问题3 8 3成乞,从而有:( 4 ) 巳= 屯由此可见,P 。随着电源电压或脉冲频率F 的增加而增加,并且与脉冲电流的波形有
6、关,如果电流波形峰值大,过渡过程中导通持续时间长,则P 。增大影响电流脉冲波形形状的因素比较多,例如,输入电压K 跳变过程较慢,则脉冲电流L 的持续时间就比较长;如M O S 晶体管的开启电压低、跨导大,则脉冲电流L 的峰值也大第二是电容的充放电功耗,电路输出端逻辑电平的改变总是伴随着输出电容C 。的充放电过程以带有负载电容C 。的互补电路的输出端为例,由逻辑低电平变为逻辑高电平时,通过导通的P 沟道电阻对输出电容C ,充电;而由逻辑高电平变为逻辑低电平时,c 。则通过导通的J v 沟道电阻放电这种充放电过程在电路内部要消耗功率,将电容c ,的瞬时充、放电电流与之积进行积分,可以计算出电容充放
7、电功耗P 。,可表示为:( 5 ) P 。= F C 。屹2 由此看出,这部分功耗主要取决于外部使用条件F ,C 。和这3 个参数,而与电路内部本身的参数几乎无关旧o 1 2 供电电压范围很宽C M O S 电路可在电压3 1 8V 的区间里正常工作,而逻辑电平与供电电压关系非常密切输出逻辑电平摆幅大,“l ”高逻辑电平接近于电源电压,“0 ”低逻辑电平接近于“0 ”V 【2 1 2 低功耗系统设计硬件方面可以采取的措施通过以上分析,可以总结出低功耗系统的设计原则:在设计低功耗系统时,要对电源电压、时钟频率以及动态功耗进行控制,这就形成了从总体上来说,电压宜低不宜高、时钟宜慢不宜快、系统( 器
8、件) 宜静不宜动的“三相宜”原则2 1降低电压供电目前许多单片机芯片的供电范围都比较宽,可以在一定的电压范围内工作对于纯电阻电路,功耗P = V 2 R ;对于容性负载,P = C 俨F 由以上2 个公式可以看出,系统的功耗与电压的平方成正比,由于供电电压与单片机芯片能工作的最大频率有关联,因此,应在频率满足处理速度的要求下,尽可能采用低的电源电压图2 和图3 分别是A T 8 9 C 0 2 5 1 和A T 8 9 L V 5 5 单片机工作电流( 功耗) 与工作电压和外部晶振频率的关系图由图2 和图3 可见,在相同时钟频率的情况下,单片机工作在6V 时所消耗的电流约为其在3V 时所消耗电
9、流的3 倍由此可以推算,其他条件不变,工作电压由5V 降低到3 3V时,功耗将减少8 0 以上,因此,降低工作电压可以非线性地大幅度降低功耗 g堰 印 世 Hv = 6 0V,一一一,一,。V = 5 oV“ ,。V = 3 0V一一一一 一图2A T 8 9 C 0 2 5 1 工作电流与外部晶振频率关系暑 援 粤 世 HI= 6 0 V o4一 。:5 哆 ,一, ,一。 17 = 3 0V_ _ ,一。旦一_ _ _ _ 一,一0481 21 62 02 4 频率M H z图3A T 8 9 L V 5 5 工作电流与外部晶振频率关系2 2 降低系统时钟频率由图2 和图3 以及公式P =
10、 C 俨F 可以看出,单片机功耗与时钟频率有关,且降低单片机系统的工作时钟频率可以降低系统的功耗;但是,降低频率往往会受到系统运行速度要求的制约:比如1 2 8 6 4 点阵液晶采用并行总线访问时,整屏汉字显示刷新需要8 0 C 5 1 单片机2M H z 的时钟频率才不会感觉响应迟钝;如果采用串行方式,显示还会更慢,对频率要求更高;复杂算法对系统运行速度也有较高要求等所以,笔者需要综合考虑各部分的工作速度和整机运算的速度,选择一个合适的最小时钟频率2 3 选用尽量简单的C P U 内核现在单片机的运行速度越来越快,但性能的提升往往带来功耗的增加所以要想实现低功耗,在选择C P U 内核时不应
11、当一味追求性能8 位机够用,就没有必要选用1 6 位机,选择的原则应该是“够用就好”一个复杂的C P U ,其集成度高、功能强,但片内晶体管多,总漏电流M加协他840万方数据海南大学学报自然科学版2 0 0 9 矩大,即使进入S T O P 状态,漏电流也变得不可忽视;而简单的C P U 内核不仅功耗低,成本也低2 4设计一个低功耗的休眠模式可以通过设计低功耗休眠模式,令系统在非工作期一直处于低消耗状态,从而达到减小整个系统工作电流的目的休眠模式可以通过将电源管理模式设定为空闲或停止状态来实现,通常可以将单片机设定为空闲模式,因为该模式更容易被恢复,需要注意的是,在休眠模式下应该关闭所有不需要
12、的外围设备,并配置休眠模式的时钟为外部振荡器,因为外部振荡器能够禁止内部振荡器的振荡,并能以非常低的时钟基准进行振荡2 5 选用低功耗的外围器件,少用高耗能器件以单片机为核心构成的系统,其系统的总能耗是由单片机能耗及其外围电路能耗共同构成为了降低整个系统的功耗,除了要降低单片机自身的运行功耗外,还要降低外围电路的功耗在模拟电路方面,在满足其性能要求的同时,应尽量选用与单片机工作电源相匹配的低电压产品以及专为低功耗设计的器件低功耗嵌入式系统除全部采用C M O S 器件外,还应选用低功耗的外围器件,如L C D 液晶显示器、压电陶瓷等对于数字电路,一般都选用H C O M S 器件另外,C M
13、O S器件输入引脚不能悬空,如果输入引脚悬空,在输入引脚上很容易积累电荷,产生较大的感应电动势,从而使引脚电位处于0 至1 间的过渡区域3 低功耗系统设计软件方面可以采取的措施3 1用“中断”代替“查询”一个程序使用中断方式还是查询方式,对于一些简单的应用使用任何一种都可以完成,但在其低功耗特性上却相差很远使用中断方式,C P U 可以什么都不做,甚至可以进入等待模式或停止模式;而在查询方式下,C P U 必须不停地访问I O 寄存器,这会带来很多额外的功耗3 2 用定时器定时取代延时子程序定时延时子程序定时是靠C P U 不断执行实质上并无意义的空操作指令和减一非零转移指令实现的,而这样会增
14、加C P U 的工作量,从而增加功耗使用定时器结合中断可以有效克服这个问题,3 3 让I O 模块间歇运行不用的I O 模块或间歇使用的I O 模块要及时关掉,以节省电能比如R S 2 3 2 的驱动就需要相当的功率,可以用单片机的一个I O 引脚来控制,在不需要通信时,将驱动关掉不用的I O 引脚要设置成输出或输入,用上拉电阻拉高因为如果引脚没有初始化,可能会增大单片机的漏电流4 1 3 4 合理设计工作时序空闲工作方式或掉电工作方式可以使C P U 在不执行程序时停止工作,这就免去无休止地执行空操作指令或踏步等待的过程,从而减小功耗哺 由于C P U 的运行时间对系统的功耗影响极大,所以应
15、尽可能缩短其工作时间,以便让单片机系统较长时间地处于空闲方式或掉电方式,这是在软件设计中降低系统功耗的关键当系统上电完成初始化操作即刻进入低功耗模式,系统只有接收到中断信息时才会唤醒单片机进入工作模式,并且它会尽量在短时间内完成对信息或数据的处理,当处理结束后又立即返回低功耗模式,等待下一个中断的到来3 5 改变复杂运算的实现方式复杂运算( 譬如指数运算、浮点乘除) 会占据更多系统时序,减少休眠时间,对此,可以通过查表方式来实现,这样,用大容量的表格代替了现场计算,单片机就可以用更多的时间来“睡觉”了4 结论要实现以单片机为核心的嵌入式系统的低功耗设计,应从硬件和软件两个方面来综合采取措施,这
16、样,效果较为理想硬件设计方面应遵循电压宜低不宜高、时钟宜慢不宜快、系统( 器件) 宜静不宜动的“三相宜”原则;由于在单片机系统中,C P U 运行时间越长功耗就越大,所以软件设计在配合硬件设计的同时应尽量设法使C P U 运行时间缩短,以让C P U 大部分时间处于待机或掉电工作方式,从而达到减小功耗的目的万方数据第4 期董艺:基于单片机的嵌入式系统的低功耗设计问题3 8 5参考文献: 1 阎石数字电子技术基础 M 北京:高等教育出版社,1 9 9 8 :7 6 8 3 2 窦振中基于单片机的嵌入式系统工程设计 M 北京:中国电力出版社,2 0 0 8 :2 6 3 - 2 6 6 3 刘爱琴
17、,梁为民,谷海红单片机应用系统低功耗设计 J 仪器仪表用户,2 0 0 1 ( 5 ) :4 4 赵志宏,李小珉,陈冬基于8 0 5 1 F 系列单片机的低功耗设计 J 单片机与嵌入式系统应用,2 0 0 6 ( 8 ) :3 4 5 李玉梅基于M C S - 5 1 系列单片机原理的应用设计 M 北京:国防工业出版社,2 0 0 6 :2 7 3 2 7 7 L o w - p o w e rD e s i g nf o rE m b e d d e dS y s t e mB a s e do nM i c r o c o n t r o U e rU n i tD O N GY i( D
18、 e p o fI n f o r m a t i o nT e c h n o l o g y ,A n h u iV o c a t i o n a lC o l l e g eo fE l e c t r o n i c s I n f o r m a t i o nT e c h n o l o g y ,B e n g b u2 3 3 0 3 0 ,C h i n a )A b s t r a c t :T h et h e o r e t i c a lb a s i so fl o w p o w e ro fe m b e d d e ds y s t e m sw e r
19、ea n a l y z e d ,a n dt h eh a r d w a r ea n ds o f t w a r em e a s u r e so fl o w p o w e rs y s t e md e s i g nw e r ep r o p o s e d K e yw o r d s :l o w - p o w e r ;e m b e d d e ds y s t e m ;M C U万方数据基于单片机的嵌入式系统的低功耗设计问题基于单片机的嵌入式系统的低功耗设计问题作者:董艺, DONG Yi 作者单位:安徽电子信息职业技术学院,信息系,安徽,蚌埠,233030
20、 刊名:海南大学学报(自然科学版) 英文刊名:NATURAL SCIENCE JOURNAL OF HAINAN UNIVERSITY 年,卷(期):2009,27(4) 被引用次数:0次参考文献(5条)参考文献(5条)1.阎石 数字电子技术基础 19982.窦振中 基于单片机的嵌入式系统工程设计 20083.刘爱琴.梁为民.谷海红 单片机应用系统低功耗设计 2001(5)4.赵志宏.李小珉.陈冬 基于8051F系列单片机的低功耗设计 2006(8)5.李玉梅 基于MCS-51系列单片机原理的应用设计 2006相似文献(10条)相似文献(10条)1.学位论文 李保宇 嵌入式系统的低功耗研究 2
21、006随着计算机技术应用的深入,嵌入式系统正在获得越来越广泛的使用。一方面,由于嵌入式系统大量应用于电池供电的便携式设备,而电池电量有 限;另一方面,为了提高嵌入式系统的性能,需要提高处理器速度,增加更多的外围设备,相应地需要增加系统的功耗。因此,高性能与电池有限电量 之间的矛盾越来越突出,功耗成为了嵌入式系统重要的性能指标。为解决上述矛盾,在满足用户性能要求的前提下,降低系统功耗,尽量延长系统的使 用时间成为嵌入式系统设计目标之一。低功耗设计包括硬件低功耗设计与软件低功耗设计两个方面。硬件是系统运行的物质平台,包括处理器和外围设备。硬件低功耗设计有两个层次 :器件级的低层次设计主要关注减少负
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 单片机 嵌入式 系统 功耗 设计 问题

限制150内