《2022年半导体行业细分板块分析.docx》由会员分享,可在线阅读,更多相关《2022年半导体行业细分板块分析.docx(6页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、2022年半导体行业细分板块分析集成电路和光电子器件是半导体产品最主要的门类。半导体产品种类繁多,不同产品之间设计和 功能不尽相同,制造工艺和流程也存在一定差异。以半导体产品市场规模中权重占比最高的集成 电路产业链为例,上游由为设计、制造和封测环节提供软件及知识产权、硬件设备、原材料等生 产资料的核心产业组成,中游可以分为半导体芯片设计环节、 制造环节和封装测试环节,下游为 半导体终端产品及其衍生的应用、系统等。刻蚀设备是集成电路前道生产工艺中最重要的三大主设备之一。集成电路制造工艺繁多复杂,其 中光刻、刻蚀和薄膜沉积是半导体制造三大核心工艺。薄膜沉积工艺系在晶圆上沉积一层待处理 的薄膜,匀胶
2、工艺系把光刻胶涂抹在薄膜上,光刻和显影工艺系把光罩上的图形转移到光刻胶, 刻蚀工艺系把光刻胶上图形转移到薄膜,去除光刻胶后,即完成图形从光罩到晶圆的转移。制造 芯片的过程需要数十层光罩,集成电路制造主要是通过薄膜沉积、光刻和刻蚀三大工艺循环,把 所有光罩的图形逐层转移到晶圆上。等离子体干法刻蚀是当前主流的刻蚀技术。刻蚀可以分为湿法刻蚀和干法刻蚀,湿法刻蚀各向异 性较差,侧壁容易产生横向刻蚀造成刻蚀偏差,通常用于工艺尺寸较大的应用,或用于干法刻蚀 后清洗残留物等。干法刻蚀是目前主要的刻蚀技术, 其中以等离子体干法刻蚀为主导。 等离子体干法刻蚀主要分为电容性等离子体刻蚀(CCP)和电感性等离子体刻
3、蚀(ICP)。电容性 等离子体刻蚀主要是以高能离子在较硬的介质材料上,刻蚀高深宽比的深孔、深沟等微观结构; 而电感性等离子体刻蚀主要是以较低的离子能量和极均匀的离子浓度刻蚀较软和较薄的材料。这 两种刻蚀设备涵盖了主要的刻蚀应用。1. 新兴应用领域需求强劲,半导体产业持续增长传统市场日趋成熟,新兴应用驱动新一轮增长。半导体在技术上的不断突破所带来的应用迭代, 改变了许多传统行业,催生出众多新兴应用。在集成电路应用领域中,以物联网为代表的新兴产 业,在可预见的未来内发展趋势明朗。可穿戴设备、智能家电、自动驾驶汽车、智能机器人、 3D 显示等应用的发展将促使数以百亿计的新设备进入这些领域,释放出大量
4、芯片制造的需求。根据 WSTS 估计,全球集成电路市场规模将由 2016 年的 2766 亿美元上涨至 2022 年的 5023 亿美元, 年复合增长率达 10%。根据 CSIA 和 Frost&Sullivan 统计,中国集成电路产业销售额将从 2016 年 的 4336 亿元上升至 2021 年的 9883 亿元,年复合增长率达 18%。图:全球集成电路市场规模变化情况半导体产业的发展衍生出巨大的设备市场需求。根据半导体行业内“一代设备,一代工艺,一代 产品”的经验,半导体产品制造要超前电子系统开发新一代工艺,而半导体设备要超前半导体产 品制造开发新一代产品。因此半导体设备行业是半导体芯片
5、制造的基石,擎起了整个现代电子信 息产业。物联网等新兴应用领域将进一步推动上游半导体设备行业的稳步增长。据 SEMI 估计, 全球半导体设备销售额将从 2016 年的 412 亿美元上涨至 2022 年的 1140 亿美元,年复合增长率 达 18%。2. 芯片制造工艺改进,刻蚀设备用量提升制程升级使得刻蚀步骤增加。随着国际上高端量产芯片从 14 纳米到 10 纳米阶段向 7 纳米、5 纳 米甚至更小的方向发展,当前市场普遍使用的沉浸式光刻机受光波长的限制,关键尺寸无法满足 要求,必须采用多重模板工艺,利用刻蚀工艺实现更小的尺寸。以 10nm 多重模板工艺为例,通 过多次薄膜沉积和刻蚀工序,芯片
6、可实现更小线宽。因此随着制程升级,在实现相同芯片制造产 能的情况下,晶圆厂对刻蚀设备的数量和质量要求也将相应增加。比如从 65nm 制程的 20 次刻蚀 增加至 5nm 制程的 160 次刻蚀,复杂度提升了 7 倍。先进工艺对刻蚀技术的精确度和重复性要求更高。为保证总体合格率,工艺步骤越多,对单个步 骤的合格率要求就越高。刻蚀技术需要在刻蚀速率、 各向异性、刻蚀偏差、选择比、深宽比、均 匀性、残留物、等离子体引起的敏感器件损伤、颗粒沾污等指标上满足更高的要求。图:先进工艺增加刻蚀难度3D NAND 堆叠层数增加拉动刻蚀设备需求。集成电路 2D 存储器件的线宽已接近物理极限, NAND 闪存已进
7、入 3D 时代。3D NAND 制造工艺中,增加集成度的主要方法不再是缩小单层上线 宽而是增加堆叠的层数,当前叠堆层数正从 32/64 层向 96/128 层发展,层数增加导致晶圆厂对刻 蚀设备需求量上升。根据东京电子统计,刻蚀设备占 FLASH 芯片产线资本开支比例从 2D 时代的 15%增长至 3D 时代的 50%。此外,3D 工艺下,刻蚀要在氧化硅和氮化硅一对的叠层结构上,加 工 40:1 到 60:1 的极深孔或极深的沟槽,3D NAND 层数的增加要求刻蚀技术实现更高的深宽 比。ICP、CCP 刻蚀为目前市场主流,ALE 是未来升级趋势。由于微观器件越做越小,薄膜厚度越来 越薄,线宽控制越来越严,ICP 刻蚀需求提升。此外,3D NAND 制造工艺也需要介质刻蚀高精度 的薄膜,要求能量较低、均匀度更高的等离子体在低电压下进行刻蚀,这也增加了晶圆厂商对 ICP 刻蚀机的需求。但 ICP 与 CCP 分别用于刻蚀底层器件和上层线路,二者并非替代关系,因此 CCP 刻蚀机仍保有其市场份额。而原子层刻蚀(ALE)能够精确控制刻蚀深度,但目前仍处于初 期阶段,只在部分传统刻蚀难以完成的领域应用,是未来技术升级趋势。
限制150内