《数字电路与数字逻辑》第四章课件.ppt

《《数字电路与数字逻辑》第四章课件.ppt》由会员分享，可在线阅读，更多相关《《数字电路与数字逻辑》第四章课件.ppt（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、二、译码器(2)3 8 线译码器(3)使能端的作用 1.二进制译码器(1)2 4 线译码器(4)用译码器设计组合逻辑电路 2.二十进制译码器 2/25/20231第四章 组合逻辑电路(1)七段数码管(2)数字显示译码器7448 3.数字显示译码器 三、数据选择器 1.四选一数据选择器 2/25/20232第四章 组合逻辑电路二、译码器 译码：将输入的每个代码的含义“翻译”过来，给出相应的输出信号。1.二进制译码器 2n个 n位二进制代码2n个互不相同的状态(1)2 4 线译码器 2/25/20233第四章 组合逻辑电路图 4.2.5 (a)逻辑图(b)简化符号E：使能端，低电平有效；A1、A0

2、 地址输入端；Y3Y0 译码输出端；2/25/20234第四章 组合逻辑电路表 4.2.4 24 线译码器的功能表 1 1 0 11 000001EN使能输入1 1 1 01 11 0 1 10 10 1 1 1 0 01 1 1 1 Y0 Y1 Y2 Y3A1 A0 输 出输 入E=0 时，器件工作，算出 输入的一组二进制代码对应的十进制数，以此数作为下标的输出端被选中(输出0)。2/25/20235第四章 组合逻辑电路24线译码器的逻辑表达式；器件不工作 ；器件工作EN=1，Yi=1(i=0,1,2,3)EN=0，Yi=mi (i=0,1,2,3)图 4.2.6 双24线译码器74139的

3、简化逻辑符号2/25/20236第四章 组合逻辑电路(2)3 8 线译码器 图 4.2.7 (a)简化符号E1、E2A、E2B：使能端；A2、A1、A0 地址输入端；Y7Y0 译码输出端；2/25/20237第四章 组合逻辑电路表 4.2.5 38 线译码器74138的功能表 1 1 1 1 1 0 1 11 0 1 1 01 1 1 1 1 1 0 11 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1E1 E2A+E2B使能输入1 1 1 1 0 1 1 11 0 01 1 1 0 1 1 1 10 1 11 1 0 1 1 1 1 10 1 01 0 1 1 1 1

4、 1 10 0 11 1 1 1 1 1 1 01 1 10 1 1 1 1 1 1 10 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 输 出输 入2/25/20238第四章 组合逻辑电路38线译码器74138的逻辑表达式；器件不工作 ；器件工作E1=1和E2A+E2B=0同时满足，Yi=mi (i=0,1,7)E1=1和E2A+E2B=0不同时满足，Yi=1(i=0,1,7)(3)使能端的作用 扩展地址输入端 2/25/20239第四章 组合逻辑电路图 4.2.8 (a)2/25/202310第四章

5、 组合逻辑电路表 4.2.6 24 线译码器扩展为 38 线译码器的真值表 1 1 1 1 1 1 1 0 1 0 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 1 0 1 0 1 0 0 1 0 1 0 1 0 11EN 2EN 使能输入 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1Y0 1Y1 1

6、Y2 1Y3 2Y0 2Y1 2Y2 2Y3 A2 A1 A0 输 出 输 入 2/25/202311第四章 组合逻辑电路图 4.2.8 (b)2/25/202312第四章 组合逻辑电路 构造数据分配器 (b)图 4.2.9(a)例如：AB=00，则输出选中Y0通道，Y0=D。因为 D=0，Y0=0；D=1，Y0=1。所以，Y0=D。2/25/202313第四章 组合逻辑电路(4)用译码器设计组合逻辑电路 原理：译码器每个输出端分别与某一个最小项（高电平译码）或某一个最小项非（低电平译码）相对应。例1 用74138实现函数 F=AB+AC。解：F(A,B,C)=AB+AC=m4+m6+m7 =

7、m4+m6+m7=m4 m6 m7=Y4 Y6 Y7 2/25/202314第四章 组合逻辑电路图 4.2.10(a)2/25/202315第四章 组合逻辑电路另，F(C,B,A)=AB+AC=m1+m3+m7 =m1+m3+m7=Y1 Y3 Y7 2/25/202316第四章 组合逻辑电路图 4.2.10(b)2/25/202317第四章 组合逻辑电路例2 用74138设计一个多输出组合网络，它的输入为A、B、C三个变量，输出为下面三个函数。F3=A+B+CF2=A+CF1=AC+BC 解：F1(A,B,C)=AC+BC=m1+m5+m7=m1 m5 m7 F2(A,B,C)=A+C=m0+

8、m2+m4+m5+m6+m72/25/202318第四章 组合逻辑电路=m0+m2+m4+m5+m6+m7=m1+m3=m1 m3=Y1 Y3 F3(A,B,C)=A+B+C=A B C =m0=Y0图 4.2.11 2/25/202319第四章 组合逻辑电路2.二十进制译码器 图 4.2.12 (c)8421BCD码译码器7442 余3BCD码译码器7443 余3格雷BCD码译码器7444 A3 A0：地址输入端；Y9 Y0：输出端。2/25/202320第四章 组合逻辑电路表 4.2.7二十进制译码器 7442的功能表 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1

9、 1 0 1 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A3 A2 A1 A0 输 出 输 入2/25/202321第四章 组合逻辑电路续表 1 1 1 1 1

10、1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A3 A2 A1 A0 输 出 输 入2/25/202322第四章 组合逻辑电路数字显示译 码 器BCD码3.数字显示译码器 七 段数码管(1)七段数码管 半导体数码管

11、 液 晶数码管 共阳极 共阴极 2/25/202323第四章 组合逻辑电路(a)外形图(b)等效电路图 4.2.13 C391E2/25/202324第四章 组合逻辑电路(2)数字显示译码器7448 简化符号A3A0：8421BCD输入端YaYg：七段输出端LT：灯光测试输入端RBI：串行灭零输入端BI/RBO：熄灭输入/串行灭零输出端2/25/202325第四章 组合逻辑电路图 4.2.15 015十六个字符显示 2/25/202326第四章 组合逻辑电路表 4.2.8 7448功能表 1 1 1 0 0 0 0 1 0 1 1 1 1 7 1 1 1 1 1 1 1 1 1 0 0 0 1

12、 8 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 1 1 1 0 Ya Yb Yc Yd Ye Yf Yg 输 出 1 1 1 1 1 1 1 1 LT 1 RBI 1 1 1 1 1 1 1 1 BI/RBO 1 0 0 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 A3 A2 A1 A0 输 入 译 码 显 示 说明 5 4 3 6 9 2 1 0 十进制 数

13、 或 功 能 2/25/202327第四章 组合逻辑电路续表 测试 1 1 1 1 1 1 1 1 0 LT=0 灭零 0 0 0 0 0 0 0 0 0 0 0 0 0 1 RBI=0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 0 1 1 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 1 0 1 Ya Yb Yc Yd Ye Yf Yg 输 出 1 1 1 1 1 1 LT RBI 0 1 1 1 1 1 1 BI/RBO 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0

14、 1 0 A3 A2 A1 A0 输 入 熄灭 译 码 显 示 说明 15 14 13 BI=0 12 11 10 十进制 数 或 功 能 2/25/202328第四章 组合逻辑电路图 4.2.17 用7448驱动BS201A的连接方法1K7 2/25/202329第四章 组合逻辑电路图 4.2.18 有灭零控制的8位数码显示系统2/25/202330第四章 组合逻辑电路三、数据选择器 图 4.2.19 数据分配器和数据选择器示意图2/25/202331第四章 组合逻辑电路1.四选一数据选择器 图 4.2.20(c)简化符号E：使能端；A1、A0：地址输入端；D3D0：数据输入端；Y：输出端；

15、2/25/202332第四章 组合逻辑电路表 4.2.9 四选一MUX的功能表 0 0 0 0 1 EN 使能 输入 D3 1 1 D2 1 0 D1 0 1 D0 0 0 0 Y A1 A0 输 出 输 入E=0 时，器件工作，算出 输入的一组二进制代码对应的十进制数，以此数作为下标的D端被选中。2/25/202333第四章 组合逻辑电路EN=1,Y=0;四选一MUX的逻辑表达式D2D00D10D311A1A0四选一MUX的卡诺图EN=0,Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3 图4.2.24(b)2/25/202334第四章 组合逻辑电路图 4.2.21 74153的简化逻辑符号2/25/202335第四章 组合逻辑电路作业题4.122/25/202336第四章 组合逻辑电路