微机接口ppt课件第2章8086与80x86系列微处理器.ppt

《微机接口ppt课件第2章8086与80x86系列微处理器.ppt》由会员分享，可在线阅读，更多相关《微机接口ppt课件第2章8086与80x86系列微处理器.ppt（108页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、微机原理与接口技术微机原理与接口技术作者：徐建平作者：徐建平 成贵学成贵学第第2章章 8086与与80 x86系系列微处理器列微处理器 微处理器是组成微型计算机系统的核心部微处理器是组成微型计算机系统的核心部件，件，8086CPU开启了开启了80 x86系列微处理器系列微处理器的新时代。的新时代。本章将主要围绕本章将主要围绕8086CPU，对其硬件结，对其硬件结构和功能、系统总线的构成和总线周期、总构和功能、系统总线的构成和总线周期、总线时序进行系统讲解，并对新型微处理器和线时序进行系统讲解，并对新型微处理器和主板以及常用系统总线作简单介绍主板以及常用系统总线作简单介绍。【本章内容提要本章内容

2、提要】n掌握掌握8086/8088CPU的引脚定义、内部的引脚定义、内部结构和功能结构和功能n掌握掌握CPU对内存、对内存、I/O的管理方法的管理方法n掌握掌握8086两种系统的构成两种系统的构成n了解总线周期的基本概念及典型总线操了解总线周期的基本概念及典型总线操作时序作时序n简要了解新型微处理器和主板简要了解新型微处理器和主板n简要了解微型计算机常用系统总线简要了解微型计算机常用系统总线2.1 8086微处理器概览微处理器概览2.1.1 引脚定义与功能引脚定义与功能n从外部看，从外部看，8086CPU具有具有40条引脚，条引脚，采用双列直插式的封装形式，如图采用双列直插式的封装形式，如图2

3、-1所所示；示；n受引脚数量的限制，受引脚数量的限制，8086CPU采用了分采用了分时复用地址时复用地址/数据总线和地址数据总线和地址/状态总线。状态总线。n所谓分时复用是指，在不同的时钟周期，所谓分时复用是指，在不同的时钟周期，用相同的引脚输出不同的信号。用相同的引脚输出不同的信号。n通过将通过将MN/MX接高电平或地，可使接高电平或地，可使CPU工作在最小模式或最大模式下。工作在最小模式或最大模式下。n最小模式是单机系统，系统中所需的控最小模式是单机系统，系统中所需的控制信号全部由制信号全部由8086CPU本身直接产生；本身直接产生；n最大模式可以构成多处理机系统，系统最大模式可以构成多处

4、理机系统，系统所需的控制信号由总线控制器提供。所需的控制信号由总线控制器提供。n在不同模式下，在不同模式下，8086 CPU的第的第 2431引脚的定义是不同的，下面会详细解释。引脚的定义是不同的，下面会详细解释。1地址地址/数据总线数据总线nAD15AD0为双向、三态地址为双向、三态地址/数据总线数据总线n这这16条引脚采用分时复用方式，具有传送地条引脚采用分时复用方式，具有传送地址信息和传送数据信息的双重功能，两个过址信息和传送数据信息的双重功能，两个过程分开进行。程分开进行。n在读写操作总线周期的在读写操作总线周期的T1状态作为地址总线状态作为地址总线使用，用来输出要访问存储单元或使用，

5、用来输出要访问存储单元或I/O端口端口的低的低16位地址位地址A15A0；n在总线周期的其他在总线周期的其他T状态作为双向数据总线使状态作为双向数据总线使用，用来传送与存储器或用，用来传送与存储器或I/O设备交换所需设备交换所需要的要的16位数据位数据D15D0。2地址地址/状态总线状态总线nA19/S6、A18/S5、A17/S4和和A16/S3为三态地为三态地址址/状态总线，采用分时复用方式，具有传送状态总线，采用分时复用方式，具有传送地址信息和传送状态信息的双重功能，两个地址信息和传送状态信息的双重功能，两个过程分开进行。过程分开进行。n在读写操作总线周期的在读写操作总线周期的T1状态用

6、来输出高状态用来输出高4位位地址地址A19A16（I/O端口输入输出操作时不用，端口输入输出操作时不用，全为低电平）；全为低电平）；n在总线周期的其它在总线周期的其它T状态用来输出状态信息。状态用来输出状态信息。S S6 6：指指示示CPUCPU当当前前是是否否连连在在总总线线上上。S S6 6=0=0表示表示CPUCPU当前连在总线上。当前连在总线上。S S5 5：标标志志位位寄寄存存器器中中的的中中断断允允许许标标志志IFIF的的当当前前状状态态。S S5 5=1=1表表示示当当前前允允许许可可屏屏蔽蔽中中断断请求；请求；S S5 5=0=0表示禁止一切可屏蔽中断。表示禁止一切可屏蔽中断。

7、nS S4 4和和S S3 3：指指示示当当前前正正在在使使用用的的段段寄寄存存器器，如表如表2-12-1所示所示3控制总线控制总线BHE/SBHE/S7 7：1 1、三态输出，采用分时复用方式。、三态输出，采用分时复用方式。2 2、在在总总线线周周期期的的T T1 1状状态态，输输出出BHEBHE信信号号，表表示示使使用用高高8 8位位数数据据线线ADAD1515ADAD8 8；否否则则，只使用低只使用低8 8位数据线位数据线ADAD7 7ADAD0 0。3 3、在总线的其他、在总线的其他T T状态输出状态信息。状态输出状态信息。4 4、BHEBHE和和A A0 0组组合合起起来来表表示示的

8、的功功能能如如表表2-22-2所所示。示。MN/MXMN/MX：工工作作方方式式控控制制信信号号，输输入入。MN/MXMN/MX接接高高电电平平表表示示CPUCPU工工作作于于最最小小模模式式，接地表示接地表示CPUCPU工作于最大模式工作于最大模式。nRDRD：读信号，三态输出，低电平有效。：读信号，三态输出，低电平有效。该信号为低电平时表示当前该信号为低电平时表示当前CPUCPU正在对存正在对存储器或储器或I/OI/O端口进行读操作。而具体是对端口进行读操作。而具体是对存储器还是对存储器还是对I/OI/O端口读取数据，取决于端口读取数据，取决于M/IOM/IO信号信号TESTTEST：测试

9、信号，输入，低电平有效。：测试信号，输入，低电平有效。当当CPUCPU执执行行WAITWAIT指指令令时时，每每隔隔5 5个个时时钟钟周周期对期对TESTTEST进行一次测试。进行一次测试。该该信信号号为为高高电电平平时时，则则CPUCPU处处于于等等待待状状态态；变变为为低低电电平平时时，等等待待状状态态结结束束，继继续续执执行被暂停的指令。行被暂停的指令。nREADYREADY：准备就绪信号，输入，来自被访问：准备就绪信号，输入，来自被访问存储器或存储器或I/OI/O端口的响应信号，高电平有效。端口的响应信号，高电平有效。n该信号为高电平时表示要访问的存储器或该信号为高电平时表示要访问的存

10、储器或I/OI/O端口准备就绪，将在下一个时钟周期内端口准备就绪，将在下一个时钟周期内完成数据传送；否则，表示存储器或完成数据传送；否则，表示存储器或I/OI/O端端口未准备就绪，将插入一个或多个等待周期口未准备就绪，将插入一个或多个等待周期直到直到READAYREADAY为高电平为止。为高电平为止。nRESETRESET：复位信号，输入，高电平有效。：复位信号，输入，高电平有效。n该信号为高电平，该信号为高电平，至少还要保持至少还要保持4 4个时钟个时钟周期周期，CPUCPU将停止当前的操作，将停止当前的操作，将标志寄将标志寄存器、存器、IPIP、DSDS、ESES、SSSS清零，将指令队清

11、零，将指令队列清空，并将段寄存器列清空，并将段寄存器CSCS置为置为0FFFFH0FFFFH。因此该信号结束后，因此该信号结束后，CPUCPU从地址为从地址为FFFF0HFFFF0H处开始执行程序。处开始执行程序。INTRINTR：可可屏屏蔽蔽中中断断请请求求信信号号，输输入入，高高电电平平有效。有效。该该信信号号为为高高电电平平时时表表示示外外设设发发出出了了中中断断请请求求，CPUCPU在在每每条条指指令令的的最最后后一一个个T T状状态态去去采采样样此此信信号号。若若INTRINTR有有效效，而而且且中中断断允允许许标标志志IF=1IF=1则则响响应应中中断断，转转去去执执行行中中断断服

12、服务务程程序序；否否则则，CPUCPU继续执行下一条指令。继续执行下一条指令。nNMINMI：不可屏蔽中断请求信号，输入，上升：不可屏蔽中断请求信号，输入，上升沿触发，不受沿触发，不受IFIF状态的影响，也不能用软件状态的影响，也不能用软件屏蔽。屏蔽。n当该信号有效时，则执行完当前指令后立即当该信号有效时，则执行完当前指令后立即响应中断。响应中断。nNMINMI是一种比是一种比INTRINTR高级的中断请求。高级的中断请求。nCLKCLK：时钟信号，输入，为：时钟信号，输入，为8086CPU8086CPU提供主提供主时钟信号。时钟信号。n要求时钟周期的高电平、低电平之比为要求时钟周期的高电平、

13、低电平之比为1 1：2 2。n80868086可以使用的时钟频率因不同的芯片而可以使用的时钟频率因不同的芯片而不同，不同，8086-18086-1为为10MHz10MHz，8086-28086-2为为8MHz8MHz。nVCC和和GND：电源引脚电源引脚VCCVCC接高电平接高电平（+5V0.5V+5V0.5V），两个），两个GNDGND引脚接地。引脚接地。4最小模式下的引脚信号最小模式下的引脚信号（2431）nINTA：中断响应信号，输出，低电平有中断响应信号，输出，低电平有效。效。n该信号从该信号从T T2 2开始有效，表示开始有效，表示CPUCPU响应了外响应了外部发来的部发来的INTR

14、INTR信号。在中断响应总线周信号。在中断响应总线周期，它可作为选通信号。期，它可作为选通信号。nALE：地址锁存信号，输出，用来将地址地址锁存信号，输出，用来将地址/数据、地址数据、地址/状态总线上的地址信号锁存到状态总线上的地址信号锁存到地址锁存器中，高电平有效。地址锁存器中，高电平有效。n该信号为高电平时，利用它的下降沿将地该信号为高电平时，利用它的下降沿将地址锁存在地址锁存器中。址锁存在地址锁存器中。nDEN：数据允许信号，三态输出，低电数据允许信号，三态输出，低电平有效。平有效。n该信号为低电平时表示允许输出数据。该信号为低电平时表示允许输出数据。最小模式下用作数据收发器的选通信号。

15、最小模式下用作数据收发器的选通信号。nDT/R：数据收发信号，三态输出，控制数据收发信号，三态输出，控制数据的传送方向。数据的传送方向。n该信号为高电平时表示发送数据；低电平该信号为高电平时表示发送数据；低电平时表示接收数据时表示接收数据 nM/IO：三态输出，用来区分是存储器访三态输出，用来区分是存储器访问还是问还是I/OI/O访问。访问。n该信号为高电平时表示存储器访问；低电该信号为高电平时表示存储器访问；低电平时表示平时表示I/OI/O访问。访问。nWR：写信号，三态输出，低电平有效。写信号，三态输出，低电平有效。n该信号为低电平时表示该信号为低电平时表示CPUCPU正在执行写操正在执行

16、写操作。此外，至于是存储器写还是作。此外，至于是存储器写还是I/OI/O写取写取决于决于M/IOM/IO。nHOLD：总线请求信号，输入，用来向总线请求信号，输入，用来向CPUCPU请求总线使用权，高电平有效。请求总线使用权，高电平有效。nHLDA：总线响应信号，输出，是对总线总线响应信号，输出，是对总线请求信号的响应，高电平有效。当请求信号的响应，高电平有效。当CPUCPU同同意让出总线使用权时发出该信号。意让出总线使用权时发出该信号。nAcknowledgeAcknowledge5最大模式下的引脚信号最大模式下的引脚信号（2431）nQS1和和QS0：指令队列状态信号，输出，指令队列状态信

17、号，输出，用来反映指令队列当前状态，如表用来反映指令队列当前状态，如表2-32-3所所示。示。S S2 2、S S1 1、S S0 0：总线周期状态信号，三态输出，：总线周期状态信号，三态输出，在在总总线线周周期期的的T T4 4、T T1 1和和T T2 2状状态态期期间间有有效效，其其编码功能如表编码功能如表2-42-4所示。所示。LOCK：总总线线锁锁定定信信号号，三三态态输输出出，低低电平有效。电平有效。该该信信号号为为低低电电平平时时，总总线线被被锁锁定定，外外部部的总线主控设备不能占用总线。的总线主控设备不能占用总线。在在指指令令的的前前面面加加前前缀缀LOCKLOCK，就就会会产

18、产生生LOCKLOCK信号，直到这条指令结束为止。信号，直到这条指令结束为止。例如：例如：LOCK DEC DWORD PTR DS:DX-8 LOCK DEC DWORD PTR DS:DX-8 RQ/GT0和和RQ/GT1：总总线线请请求求输输入入/允允许许输出信号，双向，三态。输出信号，双向，三态。用用来来供供外外部部主主控控设设备备请请求求并并得得到到总总线线控控制权，低电平有效。制权，低电平有效。当当该该信信号号为为输输入入时时，表表示示其其他他主主控控者者向向CPUCPU请请求求使使用用总总线线；为为输输出出时时，表表示示CPUCPU对总线请求的响应信号。对总线请求的响应信号。2.

19、1.2 内部结构与功能内部结构与功能n8086CPU8086CPU按功能可分为两大部分：按功能可分为两大部分：总线接总线接口单元（口单元（BIUBIU）和执行单元（）和执行单元（EUEU），如图，如图2-22-2所示。所示。nBIUBIU负责取指令，负责取指令，EUEU负责执行指令，两个负责执行指令，两个部分的操作是独立进行的部分的操作是独立进行的n也就是说，也就是说，EUEU在执行指令的同时，在执行指令的同时，BIUBIU在在读取下面要执行的指令。读取下面要执行的指令。1总线接口单元（总线接口单元（BIU）n总总线线接接口口单单元元是是8086CPU8086CPU同同存存储储器器和和I/OI

20、/O设备间的接口部件，设备间的接口部件，n提提供供了了1616位位双双向向数数据据总总线线和和2020位位地地址址总总线线，负负责责执执行行所所有有对对外外部部总总线线的操作。的操作。nBIUBIU的主要功能是：的主要功能是：负负责责从从内内存存单单元元中中取取出出指指令令并并送送到到指令队列中，等待指令队列中，等待EUEU去执行；去执行；负负责责从从指指定定内内存存单单元元或或I/OI/O端端口口中中取取数数据据送送给给EUEU去去执执行行，或或者者将将EUEU的的操操作作结结果果送送到到指指定定的的内内存存单单元元或或I/OI/O端口中。端口中。BIU由以下几部分组成：由以下几部分组成：n

21、段寄存器：段寄存器：CSCS、DSDS、ESES和和SSSSn指令指针寄存器指令指针寄存器IPIP：n地址加法器：地址加法器：n指令队列缓冲器：指令队列缓冲器：n总线控制电路：总线控制电路：2执行单元（执行单元（EU）EUEU的主要功能是：的主要功能是：从从BIUBIU的指令队列中获取指令；的指令队列中获取指令；对指令代码进行译码，发出各种控制信号；对指令代码进行译码，发出各种控制信号；进行算术进行算术/逻辑运算；逻辑运算；生成生成1616位偏移地址，即计算出指令中操作位偏移地址，即计算出指令中操作数的内存单元地址的数的内存单元地址的1616位偏移地址；位偏移地址；将数据传送到将数据传送到BI

22、UBIU，或者接收，或者接收BIUBIU传送来的传送来的数据。数据。EU由以下几部分组成：由以下几部分组成：n数据寄存器数据寄存器：4 4个个1616位数据寄存器位数据寄存器AXAX、BXBX、CXCX和和DXDX，主要用于存放运算过程中的数据或，主要用于存放运算过程中的数据或地址。地址。n4 4个个1616位数据寄存器也可以作为位数据寄存器也可以作为8 8个个8 8位数据位数据寄存器使用，其中寄存器使用，其中AHAH、BHBH、CHCH和和DHDH用于存放用于存放高字节，高字节，ALAL、BLBL、CLCL和和DLDL用于存放低字节。用于存放低字节。n指针寄存器指针寄存器：两个：两个1616

23、位指针位指针SPSP和和BPBP，与，与堆栈段寄存器堆栈段寄存器SSSS配合使用，用于存放当配合使用，用于存放当前堆栈段中某个单元的偏移量。前堆栈段中某个单元的偏移量。n变址寄存器变址寄存器：两个：两个1616位变址寄存器位变址寄存器SISI和和DIDI，与数据段寄存器，与数据段寄存器DSDS配合使用，用于配合使用，用于存放当前数据段中某个单元的偏移量。存放当前数据段中某个单元的偏移量。算算术术逻逻辑辑单单元元（ALUALU）：1616位位运运算算器器，用用于于进进行行算算术术、逻逻辑辑运运算算，也也可可以以按按指指令令计算操作数在内存单元中的偏移地址。计算操作数在内存单元中的偏移地址。标标志

24、志位位寄寄存存器器（FRFR）：1616位位标标志志位位寄寄存存器器FRFR，共共有有9 9个个标标志志位位，如如图图2-42-4所所示示，其其中中6 6个个是是状状态态标标志志位位，3 3个个是是控控制制标标志志位位，用用于于反反映映CPUCPU运运行行过过程程中中的的某某些些状状态态特征。特征。n暂存器暂存器：协助：协助ALUALU完成运算，暂存参加运完成运算，暂存参加运算的数据。算的数据。nEUEU控制器控制器：负责从：负责从ALUALU指令队列中获取指指令队列中获取指令，经过分析译码，发出相应的控制命令，经过分析译码，发出相应的控制命令。令。nCF=1CF=1：最高位产生借位；：最高位

25、产生借位；nPF=0PF=0：1 1的个数为奇数个；的个数为奇数个；nAF=0AF=0：低：低4 4位没有向高位没有向高4 4位产生借位或进位；位产生借位或进位；nZF=0ZF=0：结果不为：结果不为0 0；nSF=1SF=1：运算结果为负；：运算结果为负；nOF=1OF=1：126-126-（-5-5）=+131=+131，超过了，超过了+127+127，产生溢出，所以运算结果不正，产生溢出，所以运算结果不正确。确。2.1.3 对存储器的管理对存储器的管理nCPUCPU是通过总线来管理存储器的。具体来是通过总线来管理存储器的。具体来说，说，1.1.CPUCPU通过地址总线的编码对存储器寻址；

26、通过地址总线的编码对存储器寻址；2.2.通过控制总线中的读控制和写控制信号控通过控制总线中的读控制和写控制信号控制信息的读出和写入；制信息的读出和写入；3.3.数据总线则是读出和写入信息的传递通道。数据总线则是读出和写入信息的传递通道。1存储器组织存储器组织n8086CPU8086CPU具有具有2020条地址总线，它的直接寻址条地址总线，它的直接寻址能力为能力为1MB1MB（2 22020）。）。n存储器以一个字节作为一个存储单元；存储器以一个字节作为一个存储单元；n每个存储单元（即每个字节）都有唯一一每个存储单元（即每个字节）都有唯一一个个2020位的地址（即位的地址（即5 5位的十六进制地

27、址），位的十六进制地址），称为存储单元的称为存储单元的物理地址物理地址，范围是，范围是00000HFFFFFH00000HFFFFFH。n相邻两个存储单元可以存放一个字，字中相邻两个存储单元可以存放一个字，字中的每个字节对应一个地址。其中，低字节的每个字节对应一个地址。其中，低字节（低（低8 8位）存放在低地址单元中，高字节位）存放在低地址单元中，高字节（高（高8 8位）存放在高地址单元中。我们把低位）存放在高地址单元中。我们把低字节存放的存储单元的地址称为字节存放的存储单元的地址称为字的地址字的地址。n例如，图例如，图2-52-5表示的是将一个字表示的是将一个字1234H1234H存入存入地

28、址为地址为1000H1000H的单元中。的单元中。2存储器分段与物理地址的形成存储器分段与物理地址的形成 n将将1MB1MB存储空间划分成若干个独立的逻辑段存储空间划分成若干个独立的逻辑段n每个逻辑段最大不超过每个逻辑段最大不超过64KB64KBn段起始地址（段基址）为段寄存器内容段起始地址（段基址）为段寄存器内容1616，相当，相当于段寄存器内容左移于段寄存器内容左移4 4位位n某某一一段段内内一一个个存存储储单单元元的的地地址址，就就可可以以用用相相对对于于段段基基址址的的偏偏移移量量来来表表示示，这这个个偏偏移移量量称称为为段段内内偏偏移移地地址或有效地址（址或有效地址（EAEA），其格

29、式为：），其格式为：段基址：偏移地址段基址：偏移地址n物物理理地地址址的的计计算算方方法法为为：1616位位段段基基址址左左移移4 4位位，右右端端补补0 0，然然后后与与1616位位偏偏移移地地址址相加，如图相加，如图2-62-6所示所示n即：物理地址即：物理地址=段基址段基址224 4+偏移地址。偏移地址。3段寄存器的使用段寄存器的使用nCPUCPU在在对对存存储储器器进进行行访访问问时时，必必须须预预先先将将段段基基址址加加载载到到段段寄寄存存器器中中。8086CPU8086CPU中中有有四四个个段段寄寄存存器器，分分别是别是CSCS、DSDS、SSSS和和ESES，它们的作用分别是：，

30、它们的作用分别是：CSCS：代代码码段段寄寄存存器器，用用来来存存放放当当前前指指令令所所在在的的段段基基址。与指令指针址。与指令指针IPIP提供的偏移地址配合使用。提供的偏移地址配合使用。DSDS：数数据据段段寄寄存存器器，用用来来存存放放当当前前程程序序所所使使用用的的数数据段的段基址。据段的段基址。SSSS：堆堆栈栈段段寄寄存存器器，用用来来存存放放当当前前堆堆栈栈段段的的段段基基址址。与指针寄存器与指针寄存器SPSP或或BPBP提供的偏移地址配合使用。提供的偏移地址配合使用。ESES：附附加加段段寄寄存存器器，用用来来存存放放当当前前运运行行程程序序所所使使用用的附加数据段的段基址。的

31、附加数据段的段基址。n【例例2-22-2】(CS)=12BAH (CS)=12BAH，(IP)=0100H(IP)=0100H，计算，计算当前指令所在内存单元的物理地址。当前指令所在内存单元的物理地址。2.1.4 2.1.4 对对I/OI/O端口的管理端口的管理nCPUCPU与与I/OI/O设备之间是通过设备之间是通过I/OI/O接口进行信息接口进行信息和数据传输的。和数据传输的。n每个每个I/OI/O接口都有一个或几个端口，它与接口都有一个或几个端口，它与CPUCPU之间的通信利用之间的通信利用I/OI/O端口的寄存器来完成。端口的寄存器来完成。n同存储器单元地址一样，每个同存储器单元地址一

32、样，每个I/OI/O端口都有端口都有唯一的一个地址，称为唯一的一个地址，称为I/OI/O端口地址或端口端口地址或端口号。号。n80868086的的I/OI/O端口有统一编址和独立编址两种端口有统一编址和独立编址两种方式。方式。n80868086可以采用独立编址的方式。可以采用独立编址的方式。n80868086使使用用A A1515A A0 0共共1616条条地地址址线线作作端端口口地地址址，可可访访问问的的I/OI/O端端口口最最多多可可有有64K64K个个8 8位位端端口口或或32K32K个个1616位位的的端端口口（任任何何两两个个相相邻邻的的8 8位端口可以组合成一个位端口可以组合成一个

33、1616位端口）。位端口）。n同同存存储储器器的的字字访访问问类类似似，要要访访问问奇奇地地址址1616位端口，需要访问两次才能完成。位端口，需要访问两次才能完成。n8086CPU8086CPU设置了专门的输入设置了专门的输入/输出指令（输出指令（ININ和和OUTOUT）来访问）来访问I/OI/O端口。端口。n由于由于I/OI/O地址线和存储器地址线是公用的，地址线和存储器地址线是公用的，所以要通过所以要通过8086CPU8086CPU控制总线中的控制总线中的M/IOM/IO信号信号来区分地址总线上传送的是来区分地址总线上传送的是I/OI/O端口地址还端口地址还是内存地址是内存地址2.2 8

34、086系统构成系统构成n为了适应各种场合，为了适应各种场合，8086CPU8086CPU可以工作在最可以工作在最小模式或最大模式下，由小模式或最大模式下，由MN/MXMN/MX引脚进行控引脚进行控制。制。n最小模式是单机系统，系统中所需的控制信最小模式是单机系统，系统中所需的控制信号全部由号全部由8086CPU8086CPU本身直接产生；本身直接产生；n而最大模式可以构成多处理机系统，系统所而最大模式可以构成多处理机系统，系统所需的控制信号由总线控制器提供。需的控制信号由总线控制器提供。2.2.1 2.2.1 最小模式下系统构成最小模式下系统构成（1 1）采用三片）采用三片82828282锁存

35、器完成锁存器完成2020位地址位地址锁存锁存n由由于于复复用用线线上上的的地地址址信信号号A A1919AA1616、A A1515AA0 0只只在在总总线线周周期期的的T T1 1状状态态出出现现，所所以以要要用用锁锁存存器器对地址进行锁存，提供对地址进行锁存，提供2020条地址总线。条地址总线。n82828282锁存器有锁存器有8 8个输入端和个输入端和8 8个输出端。个输出端。n以以及及两两个个控控制制端端：选选通通控控制制端端STBSTB和和输输出出允允许许控控制制端端OEOE，分分别别用用来来控控制制地地址址的的锁锁存存和和数数据的输出。据的输出。（2 2）采用两片）采用两片8286

36、8286收发器驱动收发器驱动8 8位数据位数据总线总线n双双向向数数据据收收发发器器82868286可可以以提提供供收收和和发发两两个个方方向的向的8 8位数据。位数据。n82868286收收发发器器有有两两个个控控制制引引脚脚：允允许许控控制制端端OEOE和和方方向向控控制制端端T T，分分别别用用来来控控制制数数据据的的通通过过和数据的流向。和数据的流向。2.2.2 2.2.2 最大模式下系统构成最大模式下系统构成n在在最最大大模模式式下下，系系统统包包含含两两个个或或多多个个微微处处理理器器，其其中中一一个个是是主主处处理理器器，其其他他处处理理器器为为从从处理器。处理器。n在在最最大大

37、模模式式下下，地地址址锁锁存存器器和和数数据据收收发发器器与与最最小小模模式式下下相相同同，只只是是它它们们所所用用到到的的控控制制信信号由总线控制器号由总线控制器82888288提供提供n存存储储器器读读写写、I/OI/O读读写写以以及及中中断断响响应应等等总总线线命令信号也由命令信号也由82888288产生。产生。2.3 80862.3 8086总线时序总线时序 2.3.1 2.3.1 总线周期概念总线周期概念n微处理器在运行过程中是在时钟脉冲的控制微处理器在运行过程中是在时钟脉冲的控制下执行每一个操作的。下执行每一个操作的。n每个时钟脉冲的持续时间称为一个每个时钟脉冲的持续时间称为一个时

38、钟周期时钟周期，其频率称为主频（时钟频率）。其频率称为主频（时钟频率）。n时钟周期是时钟周期是CPUCPU的基本时间单位。时钟周期的基本时间单位。时钟周期越短，越短，CPUCPU执行的速度就越快。执行的速度就越快。nCPUCPU通通过过总总线线实实现现对对存存储储器器或或I/OI/O端端口口的的访访问问，每一次访问过程称为一个每一次访问过程称为一个总线周期总线周期。n若若执执行行的的是是数数据据输输出出，则则称称为为“写写”总总线线周周期；期；n若若执执行行的的是是数数据据输输入入，则则称称为为“读读”总总线线周周期。期。n一一个个典典型型的的总总线线周周期期包包含含4 4个个时时钟钟周周期期

39、，分分别别称称为为4 4个个状状态态，即即T T1 1状状态态、T T2 2状状态态、T T3 3状状态态和和T T4 4状态。状态。n一一个个指指令令周周期期往往往往包包括括多多个个总总线线周周期期，而而一一个个总线周期总线周期又包含多个又包含多个时钟周期时钟周期。2.3.2 2.3.2 总线操作时序总线操作时序nCPUCPU通通过过总总线线执执行行各各种种操操作作时时，总总线线上上各各信信号之间在时间上的配合关系称为号之间在时间上的配合关系称为总线时序总线时序。n80868086的的主主要要操操作作时时序序有有：系系统统复复位位和和启启动动操操作作时时序序、总总线线操操作作时时序序、总总线

40、线保保持持时时序序、中断响应时序、总线请求中断响应时序、总线请求/允许时序等允许时序等1 1系统复位与启动操作时序系统复位与启动操作时序n系统复位和启动操作是通过系统复位和启动操作是通过RESETRESET信号来信号来触发的。触发的。n系统复位后启动时，将从系统复位后启动时，将从0FFFF0H0FFFF0H单元开单元开始执行指令。始执行指令。2 2最小模式下的总线读时序最小模式下的总线读时序 3 3最小模式下的总线写时序最小模式下的总线写时序 2.4 新型微处理器与新型主板简介新型微处理器与新型主板简介2.4.1 新型微处理器的特点与新型微处理器的特点与主要指标主要指标n就目前来说，衡量就目前

41、来说，衡量CPU性能的指标主要性能的指标主要有以下几个有以下几个（1 1）主频）主频n主频也叫时钟频率，单位是主频也叫时钟频率，单位是HzHz。nCPUCPU的主频外频的主频外频倍频系数。倍频系数。n值得注意的是，值得注意的是，CPUCPU主频是决定主频是决定CPUCPU运算运算速度的主要因素，但不是全部，速度的主要因素，但不是全部，CPUCPU的运的运算速度还取决于算速度还取决于CPUCPU的其他内部设计。的其他内部设计。n目前，主流目前，主流CPUCPU的主频已高达的主频已高达3GHz3GHz左右。左右。（2 2）外频）外频n外频又称总线速度，它决定着整块主板的外频又称总线速度，它决定着整

42、块主板的运行速度。运行速度。n目前，主板的外频主要有目前，主板的外频主要有133MHz133MHz、200MHz200MHz、333MHz333MHz等。等。（3 3）倍频系数）倍频系数n倍频系数是指倍频系数是指CPUCPU主频与外频之间的相对比主频与外频之间的相对比例关系。例关系。n在相同的外频下，倍频系数越高，在相同的外频下，倍频系数越高，CPUCPU的频的频率也越高。率也越高。（4 4）前端总线（）前端总线（FSBFSB）频率）频率n前端总线是前端总线是CPUCPU连接北桥芯片的总线。连接北桥芯片的总线。n也就是说，也就是说，CPUCPU通过前端总线和北桥芯片通过前端总线和北桥芯片与内存

43、、显卡交换数据。与内存、显卡交换数据。n因此，前端总线频率越高，因此，前端总线频率越高，CPUCPU的数据传的数据传输速度越快，也就越能充分发挥输速度越快，也就越能充分发挥CPUCPU的性的性能。能。（5 5）字长）字长n目前，包括目前，包括IntelIntel和和AMDAMD的主流的主流CPUCPU都已经是都已经是6464位了。位了。n但是，请大家注意，如果所用操作系统和相但是，请大家注意，如果所用操作系统和相关软件不是按照关软件不是按照6464位指令进行编制的，那么，位指令进行编制的，那么，即使即使CPUCPU是是6464位字长，也没有什么意义。位字长，也没有什么意义。（6 6）缓存）缓存

44、n缓存大小也是缓存大小也是CPUCPU的重要指标之一，而且缓的重要指标之一，而且缓存的结构和大小对存的结构和大小对CPUCPU速度的影响非常大。速度的影响非常大。nCPUCPU缓存的运行频率极高，一般是和处理器缓存的运行频率极高，一般是和处理器同频，要远高于系统内存和硬盘。同频，要远高于系统内存和硬盘。n现在的现在的CPUCPU通常会配置两级或三级缓存（通常会配置两级或三级缓存（L1 L1 CacheCache、L2 CacheL2 Cache和和L3 CacheL3 Cache），以便将要），以便将要执行的指令或要存取的数据预先由内存放到执行的指令或要存取的数据预先由内存放到缓存中，从而提高

45、缓存中，从而提高CPUCPU的运行速度。的运行速度。n原则上讲，缓存越大越好，但由于原则上讲，缓存越大越好，但由于工艺的原因，缓存又不可能做得太工艺的原因，缓存又不可能做得太大。大。n目前，主流目前，主流CPUCPU的的L1 CacheL1 Cache容量通容量通常为常为128KB128KB数据缓存加数据缓存加128KB128KB指令缓指令缓存，存，L2 CacheL2 Cache容量通常为容量通常为4MB4MB。（7 7）CPUCPU核心数量核心数量nCPUCPU核心（核心（DieDie）又称为内核，是）又称为内核，是CPUCPU最重最重要的组成部分。要的组成部分。n对于某些对于某些CPUC

46、PU来说，来说，CPUCPU中心那块隆起的中心那块隆起的芯片就是核心。芯片就是核心。n此外，为了便于此外，为了便于CPUCPU的设计、生产和销售的设计、生产和销售管理，管理，CPUCPU制造商还会对各种制造商还会对各种CPUCPU核心给核心给出相应的代号，这也就是所谓的出相应的代号，这也就是所谓的CPUCPU核心核心类型。类型。n由于受到频率的限制，在现有架构上再由于受到频率的限制，在现有架构上再提高提高CPUCPU的工作频率已经越来越困难，为的工作频率已经越来越困难，为此，此，AMDAMD和和IntelIntel公司都先后开发出了多公司都先后开发出了多核核CPUCPU。n它们通过在一个它们通

47、过在一个CPUCPU芯片内封装多个芯片内封装多个CPUCPU核心，来提高核心，来提高CPUCPU的运算速度。的运算速度。（8 8）CPUCPU内核和内核和I/OI/O工作电压工作电压nCPUCPU的工作电压分为内核电压和的工作电压分为内核电压和I/OI/O电压两种。电压两种。n通常，通常，CPUCPU的内核电压要小于或等于的内核电压要小于或等于I/OI/O电压。电压。n内核电压由内核电压由CPUCPU的制程确定，制程越小，内的制程确定，制程越小，内核电压越低；核电压越低；I/OI/O电压一般在电压一般在1.61.65V5V。n低电压能解决耗电过大和发热过高的问题。低电压能解决耗电过大和发热过高

48、的问题。（9 9）CPUCPU制程制程nCPUCPU制程是指芯片内电路与电路之间的制程是指芯片内电路与电路之间的距离。距离。n制程越小，意味着芯片内电路的密度越制程越小，意味着芯片内电路的密度越高，从而实现更为复杂的电路设计。高，从而实现更为复杂的电路设计。n目前，目前，CPUCPU的制程已由早期的几个微米的制程已由早期的几个微米达到几十纳米。达到几十纳米。（1010）CPUCPU扩展指令集扩展指令集nCPUCPU依靠指令来控制系统，每款依靠指令来控制系统，每款CPUCPU在设计时在设计时就规定了一系列与其硬件电路相配合的指令就规定了一系列与其硬件电路相配合的指令系统。系统。n因此，指令的强弱

49、也是因此，指令的强弱也是CPUCPU的重要指标。的重要指标。n目前，大部分目前，大部分Intel CPUIntel CPU和和AMD CPUAMD CPU都在以前都在以前基本基本X86X86指令的基础上扩充了诸如指令的基础上扩充了诸如MMXMMX、SSESSE、SSE2SSE2等很多新指令，以适应多媒体、图形图等很多新指令，以适应多媒体、图形图像处理和网络开发的需要。像处理和网络开发的需要。2.4.2 2.4.2 新型主板的结构新型主板的结构n目前，主板的核心是主板芯片组，它决定了目前，主板的核心是主板芯片组，它决定了主板的规格、性能和大致功能。主板的规格、性能和大致功能。n我们平日所说的我们

50、平日所说的“865PE 865PE 主板主板”、“955955主主板板”等，其中的等，其中的“865PE865PE”和和“955955”指的就指的就是主板芯片组。是主板芯片组。n主板芯片组通常包含南桥芯片和北桥芯主板芯片组通常包含南桥芯片和北桥芯片。片。n其中，北桥芯片主要决定主板的规格和其中，北桥芯片主要决定主板的规格和系统的性能，它连接着系统的性能，它连接着CPUCPU、内存、内存、AGPAGP或或PCIPCI总线。总线。n主板支持什么主板支持什么CPUCPU，支持，支持AGPAGP或或PCIPCI多少速多少速的显卡，支持何种规格和容量的内存，的显卡，支持何种规格和容量的内存，都是北桥芯片