数字电路第5章时序逻辑电路.ppt

《数字电路第5章时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电路第5章时序逻辑电路.ppt（109页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第5章章时序逻辑电路时序逻辑电路5.1时序逻辑电路的特点和表示方法时序逻辑电路的特点和表示方法5.2时序电路的分析方法时序电路的分析方法5.3寄存器寄存器5.4计数器计数器5.5顺序脉冲发生器顺序脉冲发生器5.6时序电路的设计方法时序电路的设计方法5.1时序逻辑电路的特点时序逻辑电路的特点逻辑功能上的特点逻辑功能上的特点(时序电路定义时序电路定义)任任一一时时刻刻的的稳稳定定输输出出不不仅仅决决定定于于该该时时刻刻的的输入，而且和电路原来状态有关。输入，而且和电路原来状态有关。结构上的特点结构上的特点电路中包含存储元件电路中包含存储元件通常由触发器构成。通常由触发器构成。存存储储元元件件的的

2、输输出出和和电电路路输输入入间间存存在在着着反反馈馈连连接接，这这是是时时序序电电路路区区别别于于组组合合电电路路的的重重要特点之一。要特点之一。时序逻辑电路的框图表示时序逻辑电路的框图表示tn和和tn+1：两个相：两个相邻的离散时间。邻的离散时间。现在的现在的输入信号输入信号现在的现在的输出信号输出信号存储电路现在存储电路现在的输入信号的输入信号存储电路现在存储电路现在的输出信号的输出信号F(tn)=WX(tn),Q(tn)(5-1)输出方输出方程程Z(tn)=HX(tn),Q(tn)(5-3)驱动方驱动方程程Q(tn+1)=GZ(tn),Q(tn)(5-2)状态方程状态方程时序电路分类时序

3、电路分类按触发方式分两类按触发方式分两类同步时序电路：所有触发器共用一个时钟同步时序电路：所有触发器共用一个时钟信号，即所有触发器的状态转换发生在同信号，即所有触发器的状态转换发生在同一时刻一时刻异步时序电路：触发器的状态转换不一定异步时序电路：触发器的状态转换不一定发生在同一时刻。发生在同一时刻。时序电路分类时序电路分类按输出方式分两类按输出方式分两类米里型：米里型：时序电路的输出状态与输入和现时序电路的输出状态与输入和现态有关的电路称为米里型态有关的电路称为米里型莫尔型：莫尔型：输出状态只与现态有关的电路，输出状态只与现态有关的电路，称为莫尔型。称为莫尔型。按触发方式分两类按触发方式分两类

4、时序电路的逻辑功能表示法时序电路的逻辑功能表示法逻辑方程式逻辑方程式F(tn)=WX(tn),Q(tn)(5-1)输出方输出方程程Z(tn)=HX(tn),Q(tn)(5-3)驱动方驱动方程程Q(tn+1)=GZ(tn),Q(tn)(5-2)状态方状态方程程时序电路的逻辑功能表示法时序电路的逻辑功能表示法状态转换表、状态转换表、状态图、时序图状态图、时序图(工作波形图工作波形图)时序电路的现态和次态，是由构成该时序电时序电路的现态和次态，是由构成该时序电路的存储电路（一般由触发器组成）的现态路的存储电路（一般由触发器组成）的现态和次态分别表示的，那么就可以用分析触发和次态分别表示的，那么就可以

5、用分析触发器的有关方法，列出时序电路的状态表，画器的有关方法，列出时序电路的状态表，画出时序电路的卡诺图、状态图和时序图。出时序电路的卡诺图、状态图和时序图。以上四种表示方法从不同侧面突出了时序电以上四种表示方法从不同侧面突出了时序电路的逻辑功能，它们本质上是相通的，可相路的逻辑功能，它们本质上是相通的，可相互转换。在实际中根据需要选用。互转换。在实际中根据需要选用。5.2时序电路的分析方法时序电路的分析方法分分析析一一个个时时序序电电路路，就就是是要要找找出出给给定定时时序序电路的逻辑功能。电路的逻辑功能。对对具具体体电电路路而而言言，就就是是通通过过分分析析找找出出电电路路的的状状态态和和

6、电电路路的的输输出出在在输输入入信信号号和和时时钟钟信信号作用下的变化规律。号作用下的变化规律。分析电路组成，写逻辑方程式分析电路组成，写逻辑方程式根根据据给给定定电电路路，写写出出：时时钟钟方方程程、驱驱动动方方程程、输出方程输出方程分析步骤分析步骤求状态方程求状态方程将驱动方程代入触发器特性方程，求出状态方程。将驱动方程代入触发器特性方程，求出状态方程。将任何一组输入变量及电路的初始状态的取值将任何一组输入变量及电路的初始状态的取值代入状态方程和输出方程，即可计算出电路的次代入状态方程和输出方程，即可计算出电路的次态值和相应输出值，然后继续这个过程，直到考态值和相应输出值，然后继续这个过程

7、，直到考虑了所有可能的状态为止。将这些计算结果列成虑了所有可能的状态为止。将这些计算结果列成真值表的形式，就得到状态转换真值表。真值表的形式，就得到状态转换真值表。概括逻辑功能概括逻辑功能进行计算和列状态转换真值表进行计算和列状态转换真值表分析过程示意图如下分析过程示意图如下给定电路给定电路写时钟方程写时钟方程 输出方程输出方程驱动方程驱动方程状态方程状态方程特性方程特性方程计算计算CP触发沿触发沿状态表状态表时序图时序图状态图状态图概括逻辑功能概括逻辑功能例例5-1试分析图试分析图5-2所示时序电路的逻辑功能。所示时序电路的逻辑功能。根据图根据图5-2所示逻辑图写出：所示逻辑图写出：输出方程

8、输出方程时钟方程：时钟方程：CP1=CP2=CP3=CP驱动方程：驱动方程：J1=1K1=1例例5-1J1=1K1=1将驱动方程代入将驱动方程代入JK触发器的特性方程触发器的特性方程中求得状态方程：中求得状态方程：例例5-1求状态转换表和状态转换图，画波形图。求状态转换表和状态转换图，画波形图。设电路的初始状态设电路的初始状态将这一结果作为新的初始状态，再代入状将这一结果作为新的初始状态，再代入状态方程和输出方程态方程和输出方程。将结果添入表中得到。将结果添入表中得到状态转换表。状态转换表。00000000000表表5-2是状态转换表。是状态转换表。0111100011011100000100

9、1010011100101000000001010011100101123456FCP顺序顺序表表5-2例例5-1的状态转换表的状态转换表例例5-1由状态转换表很容易画出状态转换图由状态转换表很容易画出状态转换图例例5-1Q1Q2Q3F图图5-7例例5-1的波形图的波形图CP12345671000110该电路是一个六进制计数器。该电路是一个六进制计数器。有效状态有效状态无效状态无效状态有效有效循环循环自启动自启动000001010011100101Q3Q2Q1110111例例5-2试分析图试分析图5-5所示时序电路的逻辑功能。所示时序电路的逻辑功能。解：解：根据图根据图5-5写出：写出：驱动方

10、程驱动方程时钟方程时钟方程CP1=CP2=CP输出方程输出方程例例5-2根据以上方程计算得状态表。根据以上方程计算得状态表。驱动方程驱动方程输出方程输出方程中求得状态方程：中求得状态方程：将驱动方程代入将驱动方程代入JK触发器的特性方程触发器的特性方程例例5-2表表5-3例例5-2的状态表的状态表X000000010000000001101111000001010011100101110111F确定逻辑功能：确定逻辑功能：X=0，回到，回到00状态，且状态，且F=0；只；只有连续输入四个或四个以上个有连续输入四个或四个以上个1时，才使时，才使F=1否则否则F=0。故该电路称作。故该电路称作11

11、11序列检测器。序列检测器。例例5-3试分析图试分析图5-7所示时序电路的逻辑功能。所示时序电路的逻辑功能。解：图解：图5-7所示电路为异步时序电路。根据电所示电路为异步时序电路。根据电路写出：路写出：时钟方程：时钟方程：CP1=CP3=CPCP2=Q1输输出方程：出方程：K1=1J2=K2=1K3=1驱动方程：驱动方程：CP下降沿到来时方程有效下降沿到来时方程有效Q1下降沿到来时方程有效下降沿到来时方程有效CP下降沿到来时方程有效下降沿到来时方程有效根据驱动方程写出状态方程：根据驱动方程写出状态方程：例例5-3K1=1J2=K2=1K3=1分析异步时序电路时，只有确定状态方程分析异步时序电路

12、时，只有确定状态方程有效，才可以将电路的初始状态和输入变量有效，才可以将电路的初始状态和输入变量取值代入状态方程取值代入状态方程。列状态转换表，画出状态转换图列状态转换表，画出状态转换图表表5-4例例5-3状态转换表状态转换表1110100100001011101110000100101001110000000000101001110012345CP3 CP2CP1FCP顺序顺序CPQ1 CP例例5-3CPQ1Q2Q3图图5-9例例5-3的波形图的波形图状态转换图如图状态转换图如图5-8所示。所示。例例5-3由分析可知，此例是异步五进制计数器。由分析可知，此例是异步五进制计数器。5.3寄存器寄

13、存器在数字系统和计算机中，经常要把一些数在数字系统和计算机中，经常要把一些数据信息暂时存放起来，等待处理。据信息暂时存放起来，等待处理。寄存器就是能暂时寄存数码的逻辑器件。寄存器就是能暂时寄存数码的逻辑器件。寄存器内部的记忆单元是触发器。寄存器内部的记忆单元是触发器。一个触发器可以存储一位二进制数，一个触发器可以存储一位二进制数，N个个触发器就可以存储触发器就可以存储N位二进制数。位二进制数。主要主要数码寄存器、锁存器及移位寄存器。数码寄存器、锁存器及移位寄存器。作用作用电子数字计算机：存放参与运算的数据、电子数字计算机：存放参与运算的数据、结果、指令、地址等。结果、指令、地址等。各类数字系统

14、：存放数据、特定意义的代码各类数字系统：存放数据、特定意义的代码功能功能接收数码接收数码存放数码存放数码输出数码输出数码组成组成触发器触发器门电路门电路时时序序逻逻辑辑电路电路分类分类数码寄存器：用来存放一组二进制代码。数码寄存器：用来存放一组二进制代码。移位寄存器：在移位脉冲作用下，二进制移位寄存器：在移位脉冲作用下，二进制代码左移或右移。代码左移或右移。寄存器的作用、功能、分类及组成寄存器的作用、功能、分类及组成数码寄存器具有存储二进制代码，并可输出所存数码寄存器具有存储二进制代码，并可输出所存二进制代码的功能。具有双拍和单拍两种工作二进制代码的功能。具有双拍和单拍两种工作方式。方式。双拍

15、工作方式是指接收数码时，先清零，再接收双拍工作方式是指接收数码时，先清零，再接收数码。数码。单拍工作方式是指只需一个接收脉冲就可以完成单拍工作方式是指只需一个接收脉冲就可以完成接收数码的工作方式。接收数码的工作方式。集成数码寄存器几乎都采用单拍工作方式。集成数码寄存器几乎都采用单拍工作方式。数码寄存器要求所存的代码与输入代码相同，故数码寄存器要求所存的代码与输入代码相同，故由由D触发器构成。触发器构成。数码寄存器数码寄存器图图5-10为为四四位位上上升升沿沿触触发发D触触发发器器74LS175的的逻逻辑辑图图。在在时时钟钟脉脉冲冲CP上上升升沿沿到到来来时时，实实现现数数据据的的并并行行输入输

16、入-并行输出。并行输出。数码寄存器数码寄存器锁存器锁存器锁存器有如下特点：锁存器有如下特点：锁存信号没到来时，锁存器的输出状态随输锁存信号没到来时，锁存器的输出状态随输入信号变化而变化入信号变化而变化(相当于输出直接接到输入相当于输出直接接到输入端，即所谓端，即所谓“透明透明”），当锁存信号到达时，），当锁存信号到达时，锁存器输出状态保持锁存信号跳变时的状态。锁存器输出状态保持锁存信号跳变时的状态。如图为一位如图为一位D锁存器的逻辑图。锁存器的逻辑图。D=0时，时，Q=0；CP由由1变变0时时，由由于于CP=0，将将D和和信信号号封封锁锁住住,基基本本RS触触发发器器的的输输出出状状态态不不变

17、变，实现了锁存功能。实现了锁存功能。当当CP=1时，两个与或非时，两个与或非门构成基本门构成基本RS触发器触发器：若若D=l，得，得锁存器锁存器当当CP由由0变变1时，即锁存信号时，即锁存信号到达时，到达时，Q的状态被锁存。的状态被锁存。如图为八位如图为八位D锁存器锁存器74LS373的逻辑图。的逻辑图。三态输出。三态输出。而而E=1时，输出为高阻态。时，输出为高阻态。在在CP=l，E=0时，时，Q=D。锁存器锁存器只有输出使能信号只有输出使能信号E=0时，时，才有信号输出；才有信号输出；锁存器锁存器图图5-12八位八位D锁存器引脚图锁存器引脚图移位寄存器移位寄存器移位寄存器不仅可以存储代码，

18、还可以将代码移位。移位寄存器不仅可以存储代码，还可以将代码移位。四位右移移位寄存器的原理：四位右移移位寄存器的原理：各触发器的次态方程为：各触发器的次态方程为：四个脉冲过去之后，移位寄存器四个脉冲过去之后，移位寄存器的波形图如图示：的波形图如图示：可用于：数据的串行可用于：数据的串行-并行转换并行转换和数据的并行和数据的并行-串行转换。串行转换。四位双向移位寄存器四位双向移位寄存器74194的逻辑图的逻辑图清零清零保持保持右移右移左移左移送数送数0001101101111工作状态工作状态S1S0表表5-474194的工作状态表的工作状态表74194的外引脚排列图的外引脚排列图例例5-4试分析图

19、试分析图5-17所示电路的逻辑功能。所示电路的逻辑功能。解解：两两片片74194组组成成八八位右移移位寄存器位右移移位寄存器。并并 行行 输输 入入 数数 据据 为为0N1N2N3N4N5N6N7，右右移移串串行行输输入入数数据据为为SR=1。0N1N2N3N4N5N6N710S1S0=01右移右移N7N6N5N4N3N2N10001S1S0=11送数送数10N1N2N3N4N5N6110N1N2N3N4N51110N1N2N3N411110N1N2N3111110N1N21111110N1111111101启动命令启动命令ST=0使使S1S0=11送数送数。5.4计数器计数器计计数数：具具有

20、有记记忆忆输输入入脉脉冲冲个个数数的的作作用用称称为为计数。计数。计计数数器器：具具有有记记忆忆输输入入脉脉冲冲个个数数功功能能的的电电路称为计数器。路称为计数器。用用途途：计计数数器器是是现现代代数数字字系系统统中中不不可可缺缺少少的的组组成成部部分分。主主要要用用于于计计数数、定定时时、分分频频和和进进行行数数字字计计算算等等。如如各各种种数数字字仪仪表表（万万用表、测温表），各种数字表、钟等。用表、测温表），各种数字表、钟等。计数器的分类计数器的分类按按照照各各个个触触发发器器状状态态更更新新情情况况的的不不同同可可分为：分为：同同步步计计数数器器：各各触触发发器器受受同同一一时时钟钟脉

21、脉冲冲输入计数脉冲控制，同步更新状态。输入计数脉冲控制，同步更新状态。异异步步计计数数器器：有有的的触触发发器器受受计计数数脉脉冲冲控控制制，有有的的是是以以其其它它触触发发器器输输出出为为时时钟钟脉脉冲，状态更新有先有后。冲，状态更新有先有后。计数器的分类计数器的分类按照计数长度按照计数长度(计数容量计数容量)的不同分为：的不同分为：N进进制制：N为为2的的自自然然数数，N叫叫做做计计数数器器的的容量或计数长度。容量或计数长度。对对于于计计数数器器的的一一位位而而言言，电电路路有有N个个状状态态，该该计计数数器器就就为为N进进制制计计数数器器。例例如如八八进进制制计计数数器器电电路路，一一位

22、位八八进进制制计计数数器器应应有有八八个个状状态态，二二位位八八进进制制计计数数器器应应有有六六十十四四个个状状态态。n位位八八进进制计数器应有制计数器应有8n个状态。个状态。二进制：二进制：N进制的特例。此时，进制的特例。此时，N=2，对，对于于n位二进制计数器，共有位二进制计数器，共有2n(2、4、8、16、32.)个状态。个状态。十进制：十进制：N进制的特例。此时，进制的特例。此时，N=10。一。一位十进制计数器应有十个状态，二位十进制位十进制计数器应有十个状态，二位十进制计数器应有一百个状态。计数器应有一百个状态。n位十进制计数器位十进制计数器应有应有10n个状态。个状态。计数器的分类

23、计数器的分类按照计数器数值增减情况不同分为：按照计数器数值增减情况不同分为：加法计数器：加法计数器：随计数脉冲的输入递增计数。随计数脉冲的输入递增计数。减法计数器：减法计数器：随计数脉冲的输入递减计数。随计数脉冲的输入递减计数。可可逆逆计计数数器器：随随计计数数脉脉冲冲的的输输入入可可增增可可减减地地计数。计数。目目前前，集集成成计计数数器器的的种种类类很很多多，无无需需用用户户用用触触发发器器组组成成计计数数器器，因因此此本本节节主主要要介介绍绍集集成成计数器。计数器。集成计数器集成计数器二进制计数器二进制计数器8421编码十进制计数器编码十进制计数器(CC40160)二二五五十进制异步加法

24、计数器十进制异步加法计数器可逆可逆(加加/减减)计数器计数器用中规模集成计数器构成任意进制计数用中规模集成计数器构成任意进制计数器器移位寄存器型计数器移位寄存器型计数器扭环型计数器扭环型计数器二进制计数器二进制计数器四位同步二进制加法计数器四位同步二进制加法计数器74161电路电路清零端清零端预置数预置数端端(送数送数)计数：计数：P=T=1（Cr=1，LD=1）保持：保持：P=0，T=1；P=1，T=074161的功能表的功能表二进制计数器二进制计数器表表5-574161功能表功能表L L L L D0D1D2D3计计数数保保持持保保持持Q0Q1Q2Q3输输出出L H L D0D1D2D3H

25、 H H HH H L H H LCrLDP T CP D0D1D2D3输输入入74161的逻辑符号和外引脚图的逻辑符号和外引脚图二进制计数器二进制计数器74161的逻辑符号的逻辑符号二进制计数器二进制计数器74161的波形图的波形图8421编码十进制计数器编码十进制计数器8421编编码码十十进进制制计计数数器器74160是是TTL型型十十进进制制加加法法计计数数器器。CC40160是是MOS型型十十进进制制加法计数器。加法计数器。CC40160是是由由TTL系系列列74160移移植植过过来来的的，逻辑功能及引脚排列图完全一致。逻辑功能及引脚排列图完全一致。其特点是：其特点是：计数器的初始值可

26、由预置端任意置入。计数器的初始值可由预置端任意置入。电电路路内内部部采采用用快快速速提提前前进进位位，为为级级联联方方便便而而专专门有进位输出端。门有进位输出端。预置数与预置数与CP同步，清零与同步，清零与CP异步。异步。CC40160功能表如表功能表如表5-6所示。所示。表表5-6CC40160功能表功能表8421编码十进制计数器编码十进制计数器L L L L D0D1D2D3计计数数保保持持保保持持Q0Q1Q2Q3输输出出L H L D0D1D2D3H H H HH H L H H LCrLDEP ET CP D0D1D2D3输输入入CC40160的波形图如图的波形图如图5-30所示。所示

27、。8421编码十进制计数器编码十进制计数器CC40160的外引脚排列图如图的外引脚排列图如图5-31所示。所示。8421编码十进制计数器编码十进制计数器二二五五十进制异步加法计数器十进制异步加法计数器二二五五十进制异步加法计数器十进制异步加法计数器74290（T1290）的逻辑图如图所示。）的逻辑图如图所示。二进制计数二进制计数五进制计数器五进制计数器8421码十进制计数器码十进制计数器5421码十进制计数器码十进制计数器复复位位置位置位表表5-7是是74290的功能表。的功能表。二二五五十进制异步加法计数器十进制异步加法计数器CP CP 00CP CP Q0 Q3CP CP0 CP1有有01

28、11100S9（1）S9（2）二进制计数二进制计数五进制计数五进制计数8421码十进制计数码十进制计数5421码十进制计数码十进制计数1001100100000000Q3Q2Q1Q0输输出出有有0001111R0（1）R0（2）输输入入表表5-774290功能表功能表二二五五十进制异步加法计数器十进制异步加法计数器如图是如图是74290的外引脚排列图。的外引脚排列图。74290的应用：的应用：实现二进制和五进制计数实现二进制和五进制计数实现实现8421码十进制计数：码十进制计数：52=10二二五五十进制异步加法计数器十进制异步加法计数器实现实现5421码模码模10计数计数11001011101

29、01001100001000011001000010000Q0Q3Q2Q15421实现任意进制计数实现任意进制计数实现模实现模7加法计数器加法计数器:主要的主要的7个状态个状态00000110为主循环状态，为主循环状态，0111出现后瞬间即逝。出现后瞬间即逝。二二五五十进制异步加法计数器十进制异步加法计数器可逆（加可逆（加/减）计数器减）计数器可逆计数器亦称加可逆计数器亦称加/减计数器。减计数器。同步加同步加/减计数器有双时钟结构单时钟结构减计数器有双时钟结构单时钟结构双时钟结构双时钟结构:有两个计数脉冲输入端的加有两个计数脉冲输入端的加/减计数器减计数器为双时钟结构。其中一个为加法计数脉冲输

30、入端，为双时钟结构。其中一个为加法计数脉冲输入端，另一个为减法计数脉冲输入端。另一个为减法计数脉冲输入端。单时钟结构：有一个计数脉冲输入端的加单时钟结构：有一个计数脉冲输入端的加/减计数减计数器器同步十进制加减计数器同步十进制加减计数器74190为单时钟结构。为单时钟结构。它是靠加它是靠加/减控制端的控制来实现加法或减法减控制端的控制来实现加法或减法计数的。计数的。预预置置数数只只要要在在置置入入端端加加入入负负脉脉冲冲，就就可可以以对对计计数数器置数，器置数，Q3Q2Q1Q0=D3D2D1D0。加加/减减计计数数M=0，做做加加法法计计数数，M=1时时，做做减减法法计数。计数。利用允许端可以

31、使多利用允许端可以使多片级联为同步工作方片级联为同步工作方式。低位片计数器的式。低位片计数器的MAX/MIN接到高位接到高位片的允许输入端，这片的允许输入端，这样，只有计数到最大样，只有计数到最大/最小时，才允许高最小时，才允许高位片计数器计数，否位片计数器计数，否则不允许计数。则不允许计数。可逆（加可逆（加/减）计数器减）计数器保持保持允许端为低电平时，做加允许端为低电平时，做加/减计数。减计数。为高电平时，加减计数器处于保持状态。为高电平时，加减计数器处于保持状态。用中规模集成计数器构成任用中规模集成计数器构成任意进制计数器意进制计数器利利用用中中规规模模集集成成计计数数器器构构成成任任意

32、意进进制制计计数数器器的的方方法法归归纳纳起起来来有有乘乘数数法法、复复位位法法、和和置数法。置数法。乘数法乘数法将两个计数器串接起来，即计数脉冲接到将两个计数器串接起来，即计数脉冲接到N进制计数器的时钟输入端，进制计数器的时钟输入端，N进制计数器的进制计数器的输出接到输出接到M进制计数器的时钟输入端，则两进制计数器的时钟输入端，则两个计数器一起构成了个计数器一起构成了NM进制计数器。进制计数器。74290就是典型例子，二进制和五进制计数就是典型例子，二进制和五进制计数器构成器构成25=10进制计数器。进制计数器。复位法复位法用复位法构成用复位法构成N进制计数器所选用的中规模进制计数器所选用的

33、中规模集成计数器的计数容量必须大于集成计数器的计数容量必须大于N。当输入。当输入N个计数脉冲之后，计数器应回到全个计数脉冲之后，计数器应回到全0状态。状态。置零复位法。利用置零复位法。利用Cr=0时时Q3Q2Q1Q0=0000，使计数器回到全，使计数器回到全0状态。状态。预置端送预置端送0。使计数器数据输入全。使计数器数据输入全0，当第，当第N1个计数脉冲到达后，让预置数端个计数脉冲到达后，让预置数端LD=0，当第当第N个计数脉冲到来时个计数脉冲到来时Q3Q2Q1Q0=0000，使，使计数器回到全计数器回到全0状态。状态。置数法置数法置数法即对计数器进行预置数。置数法即对计数器进行预置数。在在

34、计计数数器器计计到到最最大大数数时时，置置入入计计数数器器状状态态转转换换图图中中的的最最小小数数，作作为为计计数数循循环环的的起起点点；可可以以在在计计数数到到某某个个数数之之后后，置置入入最最大大数数，然后接着从然后接着从0开始计数。开始计数。如如果果用用N进进制制计计数数器器构构成成M进进制制计计数数器器，需需要要跳跳过过（NM）个个状状态态。或或在在N进进制制计计数器计数长度中间跳过（数器计数长度中间跳过（NM）个状态。）个状态。例：例：试用试用74161采用复位法构成十二进制计数器。采用复位法构成十二进制计数器。解解：对对于于十十二二进进制制计计数数器器，当当输输入入十十二二个个计计

35、数数脉脉冲冲后后，Q3Q2Q1Q0=0000，使使计计数数器器回回到到全全0状状态态。而而对对于于四四位位二二进进制制加加法法计计数数器器，输输入入十十二二个个计计数数脉脉冲冲后后，Q3Q2Q1Q0=1100，所所以以要要用用74161构构成成十十二二进进制制计计数数器器，当当计计到到 Q3Q2Q1Q0=1100，应应 使使 计计 数数 器器Q3Q2Q1Q0=0000。置置0复位法复位法0010000100110111010001011011101010011000000001101100多多余余态态无无CPCP十二进制计数器状态转换图十二进制计数器状态转换图使使，当计到，当计到Q3Q2Q1Q

36、0=1100，计，计数器数器Q3Q2Q1Q0=0000。实现了十二进制计数。实现了十二进制计数。置置0复位法复位法Q3Q2Q1Q0=1100Q3Q2Q1Q0=0000对对于于置置零零复复位位法法，随随着着计计数数器器被被置置0，复复位位信信号号随随之之消消失失，所所以以复复位位信信号号持持续续时时间间很很短短，电路的可靠性不高。电路的可靠性不高。预置端送预置端送0。计数器计数到。计数器计数到Q3Q2Q1Q0=1011时，应时，应具备送数条件即具备送数条件即，令，令，当计数，当计数器计到器计到Q3Q2Q1Q0=1011时，时，=0。第十二个计数脉冲。第十二个计数脉冲到达时，将到达时，将D3D2D

37、1D0=0000置入计数器，从而使计置入计数器，从而使计数器复位。数器复位。预置端送预置端送0预置端送预置端送0Q3Q2Q1Q0=1011Q3Q2Q1Q0=0000例：置数例：置数试用试用74161采用置数法构成十二进制计数器。采用置数法构成十二进制计数器。解解：置置最最小小数数：74161的的计计数数长长度度为为十十六六。十十二二进进制制计计数数器器的的计计数数长长度度等等于于十十二二。预预置置数数应应是是(16-12)=4，即即D3D2D1D0=0100。即即计计数数器器计计到到最最大大数数1111之之后后，应应使使计计数数器处于预置数工作状态。器处于预置数工作状态。置最小数置最小数Q3Q

38、2Q1Q0=1111QCC=1Q3Q2Q1Q0=0100置最大数置最大数置最大数须跳过置最大数须跳过1011、1100、1101、1110四个状态，因此令四个状态，因此令Q3Q2Q1Q0=1010Q3Q2Q1Q0=1111置最大数置最大数若跳过的四个状态取若跳过的四个状态取0110、0111、1000、1001，则，则Q3Q2Q1Q0=0101时，时，即即Q3Q2Q1Q0=0101Q3Q2Q1Q0=1010例：例：用用74161构成十进制计数器。构成十进制计数器。当当下下一一个个计计数数脉脉冲冲一一到到，各各置置数数端端数数据据立立即送到输出端，预置数端即送到输出端，预置数端D3D2D1D0=

39、0000。解：当解：当74161计数到计数到Q3Q2Q1Q0=1001时，时，使使=0，为置数创造了条件。，为置数创造了条件。电路如图所示。在连续计数脉冲的作用下，电路如图所示。在连续计数脉冲的作用下，计数器由开始从计数器由开始从0000、0001、1000、1001循环计数循环计数8421码十进制计数器。码十进制计数器。Q3Q2Q1Q0=1001Q3Q2Q1Q0=0000例：例：用用74161构成十进制计数器。构成十进制计数器。若若 例例 中中 预预 置置 数数 端端 D3D2D1D00000，D3D2D1D0=0100，其其余余不不变变，得得到到的的是是几几进制计数器？进制计数器？是六进制

40、计数器。计数器循环状态是是六进制计数器。计数器循环状态是010001010110011110001001例：用例：用74161构成十进制计数器。构成十进制计数器。推广推广设设各各置置数数端端数数据据为为N，构构成成模模数数为为M的的计计数数器器，译译码与非门必须对码与非门必须对N+M1所对应的状态译码。所对应的状态译码。如如N=3(0011)、M=10，与非门必须对，与非门必须对12(1100)译码。如图所示。译码。如图所示。74161CP111QCCQ0Q1Q3TLDCrCPDDDDP74LS161Q2&构成十进制计数器构成十进制计数器CP111QCCQ0Q1Q3TLDCrCP3D2D10P

41、74LS161Q2&例：例：用用74LS161组成组成24进制计数器进制计数器个个位位：当当计计数数到到Q3Q2Q1Q0=1001时时，向向十十位位的的P、T输输出出高高电电平平的的进进位位信信号号，并并向向本本位位计计数数预预置置端端输输出出低低电电平平的的预预置置信信号号，使使下下一一个个计计数数脉脉冲冲的的上上升升沿沿到到来来时时，在在十十位位十十进进制制计计数数器器加加1的的同同时时，个个位位十十进进制制计计数数器器实实现现预预置置数数功功能，将能，将D3D2D1D0=0000装入计数器。装入计数器。实现逢实现逢24复复0功能：用一个与非门对功能：用一个与非门对24译码译码(8421码

42、是码是00100100)当计数到当计数到24时，与非门向计时，与非门向计数器的清零端输出低电平，强迫整个计数器复位数器的清零端输出低电平，强迫整个计数器复位到全到全0状态。状态。说明：采用置数法实现计数器时，若置数端数说明：采用置数法实现计数器时，若置数端数据不是零，可能出现无效状态，计数器清零后不据不是零，可能出现无效状态，计数器清零后不能立即进入有效状态循环。能立即进入有效状态循环。例例110011011111111010001001101010111100110111101111采用进位输出置数法实现。采用进位输出置数法实现。移位寄存器型计数器移位寄存器型计数器将将移移位位寄寄存存器器首

43、首尾尾相相接接即即构构成成环环型型计计数数器器。不不断输入时钟信号时，寄存器中的数据依次右移。断输入时钟信号时，寄存器中的数据依次右移。扭环型计数器扭环型计数器扭环型计数器亦称约翰逊计数器。扭环型计数器亦称约翰逊计数器。将环型计数器的反馈函数将环型计数器的反馈函数，改为，改为即为扭环型计数器。即为扭环型计数器。扭环型计数器扭环型计数器01011011011011010010101001001001无效无效循环循环10000000000100110111111111101100有效有效循环循环Q3Q2Q1Q0扭环型计数器状态转换图如图示。扭环型计数器状态转换图如图示。5.5顺序脉冲发生器顺序脉冲

44、发生器顺序脉冲发生器：产生一组在时间上有先后顺序顺序脉冲发生器：产生一组在时间上有先后顺序的脉冲。的脉冲。用途：如在计算机中，机器执行指令时，是将一用途：如在计算机中，机器执行指令时，是将一条指令分成一些基本动作，控制器发生一系列节条指令分成一些基本动作，控制器发生一系列节拍脉冲，有顺序地控制这些基本动作的完成，实拍脉冲，有顺序地控制这些基本动作的完成，实现一系列的操作或运算。现一系列的操作或运算。电路组成电路组成计数器：按设计要求计脉冲计数器：按设计要求计脉冲CP的个数的个数译码器：将计数器状态翻译成对应输出端译码器：将计数器状态翻译成对应输出端(脉冲信号脉冲信号)的高低电平顺序输出。的高低

45、电平顺序输出。5.5顺序脉冲发生器顺序脉冲发生器工作方工作方式是异式是异步的步的输入时钟输入时钟脉冲脉冲输出顺序脉冲输出顺序脉冲产生竞争冒险产生竞争冒险5.5顺序脉冲发生器顺序脉冲发生器CPT0T1T2T3T4T5T6T75-50顺序脉冲发生器波形图顺序脉冲发生器波形图尖脉冲是竞争冒尖脉冲是竞争冒险现象在译码器险现象在译码器输出端产生的干输出端产生的干扰脉冲。扰脉冲。产生干扰脉冲的状态产生干扰脉冲的状态计数器计数器的状态的状态次态次态干扰脉冲干扰脉冲窄脉冲窄脉冲0010111011110101001100000线线0线、线、2线线4线线4线、线、6线线消除干扰脉冲的方法消除干扰脉冲的方法利用输

46、入脉冲封锁利用输入脉冲封锁译码门译码门采用扭形计数器采用扭形计数器采用环形计数器采用环形计数器利利用用输输入入脉脉冲冲封封锁锁译译码码门门用用时时钟钟脉脉冲冲封封锁锁以以消消除除干干扰扰脉脉冲冲与与清清除除竞竞争争冒冒险险时时采采用用的的方方法法相相同同，引引入入封封锁锁脉脉冲冲在在可可能能产产生生干干扰扰脉脉冲冲的的时时间间里里封封锁锁住住译译码码门门。如如图图(a)示示图图(b)为为其其输出波形。输出波形。T1T2T3CP123(b)此时的顺序脉冲不再是一此时的顺序脉冲不再是一个接一个。个接一个。采用约翰逊采用约翰逊(扭环型扭环型)计数器构成顺序脉冲计数器构成顺序脉冲发生器的逻辑图如图示。

47、发生器的逻辑图如图示。采用扭环型计数器采用扭环型计数器译码电路译码电路扭环型扭环型计数器计数器特点：每次状态变化时，仅有一个触发器翻转，特点：每次状态变化时，仅有一个触发器翻转，故可消除干扰脉冲。故可消除干扰脉冲。采用扭环型计数器采用扭环型计数器四位约翰逊计数器时序及译码函数。四位约翰逊计数器时序及译码函数。表表5-10四位约翰逊计数器时序及译码函数四位约翰逊计数器时序及译码函数Q3Q0（0线）线）Q3Q2（1线）线）Q2Q1（2线）线）Q1Q0（3线）线）Q3Q0（4线）线）Q3Q2（5线）线）Q2Q1（6线）线）Q1Q0（7线）线）00001000110011101111011100110

48、00101234567译码函数值译码函数值触发器状态触发器状态Q3Q2Q1Q0时钟脉冲时钟脉冲CP采用环型计数器采用环型计数器特特点点：不不需需要要译译码码器器。环环型型计计数数器器的的有有效效循循环环中中的的每每一一个个状状态态都都有有一一个个1。每每个个触触发发器器的的Q端端就就可可以以输输出出对对应应的的脉脉冲冲。虽虽然然计计数数器器由由一一个个状状态态到到下下一一个个状状态态有有两两个个触触发发器器翻翻转转，但但因因没没有有译译码码器器，因因此此不不产生干扰脉冲。产生干扰脉冲。八位环型计数器构成的顺序脉冲发生器工作波形。八位环型计数器构成的顺序脉冲发生器工作波形。采用环型计数器采用环型

49、计数器5.6时序逻辑电路的设计方法时序逻辑电路的设计方法已知逻辑电路，求状态图已知逻辑电路，求状态图分分析析步步骤骤写方程式写方程式:已知逻辑电路，求状态图已知逻辑电路，求状态图求状态方程求状态方程进行计算、列状态转换表进行计算、列状态转换表画状态转换图和时序图画状态转换图和时序图复习：时序逻辑电路的分析步骤复习：时序逻辑电路的分析步骤时序逻辑电路的设计是分析的逆过程。时序逻辑电路的设计是分析的逆过程。已知设计要求，求满足要求的逻辑电路。已知设计要求，求满足要求的逻辑电路。5.6时序逻辑电路的设计方法时序逻辑电路的设计方法设计步骤设计步骤画状态转换图或状态转换表画状态转换图或状态转换表状态化简

50、状态化简确定触发器的数目、类型、状态分配（状态编确定触发器的数目、类型、状态分配（状态编码）根据码）根据2nM2n-1，确定触发器的数目，确定触发器的数目求出驱动方程和输出方程求出驱动方程和输出方程按照驱动方程和输出方程画出逻辑图。按照驱动方程和输出方程画出逻辑图。检查所设计的电路能否自启动检查所设计的电路能否自启动设计注意事项设计注意事项对于用中规模集成电路设计时序电路，第四步以对于用中规模集成电路设计时序电路，第四步以后的几步就不完全适用了。后的几步就不完全适用了。由于中规模集成电路已经具有了一定的逻辑功能，由于中规模集成电路已经具有了一定的逻辑功能，因此用中规模集成电路设计电路时，希望设