数字电路与逻辑设计(周洪敏)第9章.ppt

《数字电路与逻辑设计(周洪敏)第9章.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计(周洪敏)第9章.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第九章第九章半导体存储器半导体存储器1基本概念基本概念特点：速度快，体积小，集成度高，可靠特点：速度快，体积小，集成度高，可靠性高。性高。半导体存储器是由半导体器件构成的大半导体存储器是由半导体器件构成的大规模集成电路规模集成电路,专门用来存放二进制信息的专门用来存放二进制信息的,是任何数字电路特别是计算中不可缺少的一是任何数字电路特别是计算中不可缺少的一部分。部分。29.1只读存储器只读存储器(ROM)只读存储器在工作时其存储内容是固只读存储器在工作时其存储内容是固定不变的，因此，只能读出，不能随时写定不变的，因此，只能读出，不能随时写入，所以称为只读存储器。入，所以称为只读存储器。9.1.

2、1 ROM的结构及工作原理的结构及工作原理1）ROM的结构：的结构：3存储矩阵存储矩阵MN输出电路输出电路 b0 b1 b N-1 D0 D1 D N-1地地址址译译码码器器W0A0图图9.1.1 ROM的结构框图的结构框图W1WM-1A1AK-1输出电路：输出电路：1、提高存储器带负载的能力。、提高存储器带负载的能力。2、实现输出状态三、实现输出状态三态控制，与系统数据总线连接。态控制，与系统数据总线连接。每当给定一组输入地址时，译码器每当给定一组输入地址时，译码器选中选中某一条输出某一条输出字线字线Wi，该字线对应存储矩阵中的某个该字线对应存储矩阵中的某个“字字”，并将该字中的，并将该字中

3、的n位信息位信息通过位线送至输出电路进行输出。通过位线送至输出电路进行输出。4存储矩阵存储矩阵MN输出电路输出电路 b0 b1 b N-1 D0 D1 D N-1地地址址译译码码器器W0A0图图9.1.1 ROM的结构框图的结构框图W1WM-1A1AK-1字线字线位线位线 按按“字字”存放、读取数据存放、读取数据，每个，每个“字字”由若干个存储单元组由若干个存储单元组成，即包含若干成，即包含若干“位位”。字的位数称为。字的位数称为“字长字长”。存储容量是存储容量是 ROM 的主要技术指标之一，它一般用的主要技术指标之一，它一般用字数字数M位数位数N 来表示。例如：来表示。例如：128(字字)8

4、(位位)、1024(字字)8(位位)等等。等等。5ROM 的存储容量的存储容量1.存储容量存储容量存储器存储数据的能力，为存储器含存储单元存储器存储数据的能力，为存储器含存储单元的总位数。的总位数。存储容量存储容量=字数字数 位数位数字字 word位位 bit1k 1:1k 4:1024 个字个字 每个字每个字 4 位位 存储容量存储容量 4 k256 8:256 个字个字 每个字每个字 8 位位 存储容量存储容量 2 k64 k 16:64 k 个字个字 每个字每个字 16 位位 存储容量存储容量 1024k（1M）2.存储容量与地址位数的关系存储容量与地址位数的关系存储容量存储容量 256

5、 48 位地址位地址256=284 位数据输出位数据输出存储容量存储容量 8k 88k=8 210=21313 位地址位地址8 位数据输出位数据输出1024 个字个字 每个字每个字 1 位位 存储容量存储容量 1 k6图图 9.1.2 二极管二极管ROM11D3D2D11D0缓冲器缓冲器输出电路输出电路存存储储矩矩阵阵地地址址译译码码器器b3b2b1b0字线字线 W0 W1 W2 W3111位线位线VCCA1A02）ROM的工作原理的工作原理711D3D2D11D0缓冲器缓冲器输出电路输出电路存存储储矩矩阵阵地地址址译译码码器器b3b2b1b0字线字线 W0 W1 W2 W3111位线位线VC

6、CA1A0地址输入地址输入选中字线选中字线ROM输出输出A1A0D3D2D1D000011011表表9.1.1 图的地址输入与输出状态对应关系图的地址输入与输出状态对应关系该存储器的容量该存储器的容量字数字数位数位数44位位W01010W11110W20101W311018结论结论字线字线W和位线和位线b间接二极管，存储信息间接二极管，存储信息1，字线字线W和位线和位线b间不接二极管，存储信息间不接二极管，存储信息0。11D3D2D11D0驱动器驱动器输出电路输出电路存存储储矩矩阵阵地地址址译译码码器器b3b2b1b0字线字线 W0 W1 W2 W3111位线位线VCCA1A0图图 9.1.2

7、 44 位二位二极管极管ROM93)ROM的逻辑关系的逻辑关系1、地址译码器实现地址码的、地址译码器实现地址码的与运算与运算，每条字线对，每条字线对应一个最小项。应一个最小项。2、存储矩阵、存储矩阵31032113212320WWWDWWDWWWDWWD+=+=+=+=D3D2D1D0存存储储矩矩阵阵W0 W1 W2 W3位线位线字线字线实现相对应字线的实现相对应字线的或运算或运算。10所以所以ROM属于属于组合逻辑组合逻辑，且为最小项表，且为最小项表达式或标准与或式，即：达式或标准与或式，即：D0=W2+W3=A1 A0+A1A0 D1=W0+W1=A1 A0+A1A0 D2=W1+W2+W

8、3=A1A0+A1 A0+A1A0 D3=W0+W1+W3=A1 A0+A1A0+A1A0 11阵列图表示阵列图表示ROM的结构的结构 D0D1A1A0A1A0W0W3W2W1D2D3与与阵阵列列或或阵阵列列11D3D2D11D0缓冲器缓冲器输出电路输出电路存存储储矩矩阵阵地地址址译译码码器器b3b2b1b0字线字线 W0 W1 W2 W3111位线位线VCCA1A012阵列图特点阵列图特点3、“黑点黑点”代表输入、输出间应具有的逻辑关系代表输入、输出间应具有的逻辑关系（“与与”或者或者“或或”），），在存储矩阵中，表示交叉在存储矩阵中，表示交叉处有二极管。处有二极管。D0D1A1A0A1A0

9、W0W3W2W1D2D3与与阵阵列列或或阵阵列列1、与阵列：固定阵列，、与阵列：固定阵列，对应输入变量的最小项。对应输入变量的最小项。2、或阵列：可编程，、或阵列：可编程，存储任意二进制信息，存储任意二进制信息，可以实现任意组合逻辑。可以实现任意组合逻辑。139.1.7 ROM的应用的应用v实现组合逻辑函数实现组合逻辑函数v代码转换代码转换v生成函数表生成函数表v字符发生器字符发生器v波形产生。波形产生。14例：试用例：试用ROM实现如下组合逻辑函数：实现如下组合逻辑函数：F1=AB+AC F2=AB+BC 解：解：先将上述两个逻辑函数转化成最小项表达式：先将上述两个逻辑函数转化成最小项表达式

10、：F1=ABC+AB C+A BC+ABC=m(1,3,6,7)F2=ABC+AB C+A BC+A BC=m(1,5,6,7)15ROM 阵列如图所示阵列如图所示111(D1)(D0)F2F1ABC图图 9.1.9 例例9.1.1ROM 阵列阵列16例例9.1.2 试用试用ROM设计一个设计一个8421 BCD码码7段显段显示译码器电路，其真值表如表所示。示译码器电路，其真值表如表所示。解：由真值表可见，应取用输入地址为解：由真值表可见，应取用输入地址为4位，输位，输 出数据为出数据为7位的位的16 字节字节7位位ROM。可根据真值表直接画出可根据真值表直接画出ROM的阵列图，而的阵列图，而

11、 不需要列出逻辑式。不需要列出逻辑式。17Q3Q2Q1Q0abcdefg显示显示000000000010000110011111001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009表表 9.1.2 8421BCD码码7段显示译码器电路的真值表段显示译码器电路的真值表18（）与与阵阵列列译译码码器器abcdefg（Q0）（Q1）（Q2）（Q3）A0A1A2A3m0m15图图9.1.10 例例9.1.2 ROM阵列阵列19字符发生器字符发生器 地地址址译译码码

12、器器D0A2A1A0输出缓冲器输出缓冲器D1D2D3D4图图9.1.11 ROM显示矩阵结构图显示矩阵结构图 20ROM 在波形发生器中的应用。在波形发生器中的应用。ROMD/A计计数数器器CP计数脉冲计数脉冲送示波器送示波器34A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo02346891221tuo0ROMD/A计计数数器器CP计数脉冲计数脉冲送示波器送示波器34uoA1A2A0D3D2D1D0D/A0100000000000111111111110000000000

13、0000000000001111111111124812963222.一一次次性性可可编编程程ROM（PROM）。出出厂厂时时，存存储储内内容容全全为为1（或或全全为为0），用用户户可可根根据据自自己己的的需需要要进进行行编编程程，但只能编程一次。但只能编程一次。1.固固定定ROM（掩掩模模ROM）。厂厂家家把把数数据据“固固化化”在在存存储储器器中中，用用户户无无法法进进行行任任何何修修改改。使使用用时时，只只能能读读出出，不能写入。不能写入。二、不同编程方式的二、不同编程方式的ROMROM的编程是指将信息存入的编程是指将信息存入ROM的过程。的过程。UCC字线字线Wi位线位线Di熔丝熔丝

14、用户对用户对PROM编程是编程是逐逐字逐位字逐位进行的。首先通过字进行的。首先通过字线和位线选择需要编程的存线和位线选择需要编程的存储单元，然后通过规定宽度储单元，然后通过规定宽度和幅度的脉冲电流，将该存和幅度的脉冲电流，将该存储管的熔丝熔断，这样就将储管的熔丝熔断，这样就将该单元的内容改写了。该单元的内容改写了。熔丝型熔丝型PROM的存储单元的存储单元233.紫紫外外线线擦擦除除可可编编程程ROM（UVEPROM）。采采用用浮浮栅栅技技术术，可可通通过过紫紫外外线线照照射射而而被被擦擦除除，可可重复擦除上万次。重复擦除上万次。5.快快闪闪存存储储器器（Flash Memory）。兼兼有有EP

15、ROM、EEPROM、RAM的的特特点点，既既有有存存储储内内容容非非丢丢失失性性，又又有有快快速速擦擦写写和和读读取取的的特特性性。一一般般一一只只芯芯片可以擦除片可以擦除/写入写入100万次以上。万次以上。4.电电可可擦擦除除可可编编程程ROM（E2PROM）。也也是是采采用用浮浮栅栅技技术术，用用电电擦擦除除，可可重重复复擦擦写写100次次，并并且且擦擦除除的的速速度度要要快快的的多多。E2PROM的的电电擦擦除除过过程程就就是是改改写写过过程程，它它具具有有ROM的的非非易易失失性性，又又具具备类似备类似RAM的功能，可以随时改写。的功能，可以随时改写。24随机存储器又称读写存储器随机

16、存储器又称读写存储器Random Access Memory。随机存储器的特点是：在工作过程中，既可从存随机存储器的特点是：在工作过程中，既可从存储器的任意单元读出信息，又可以把外界信息写入任意储器的任意单元读出信息，又可以把外界信息写入任意单元，因此它被称为随机存储器，简称单元，因此它被称为随机存储器，简称 RAM。9.2 随机存储器随机存储器(RAM)根据存储单元的工作原理，可分根据存储单元的工作原理，可分SRAM（Static Random Access Memory）DRAM（Dynamic Random Access Memory）25一、静态一、静态RAM(SRAM)地地址址输输入

17、入存储矩阵存储矩阵行行地地址址译译码码读读写写控控制制I/O列地址译码列地址译码地址输入地址输入CS R/WRAM的结构：的结构：存储矩阵、（行、列）地址译码器、片选及读写控存储矩阵、（行、列）地址译码器、片选及读写控制电路。制电路。存储矩阵由触发器组成，利用寄存器的存储矩阵由触发器组成，利用寄存器的保持保持功能存功能存储数据，一旦电源断开，所存信息丢失。储数据，一旦电源断开，所存信息丢失。26例如：例如：10242的存储器，可以排列成的存储器，可以排列成3264的矩阵。的矩阵。X1 A5 A6 A7 A8 A9 A0A1A2A3A4行行 译译 码码 器器 列列 译译 码码 器器（0，0）（）

18、（0，1）（）（0，2）（）（0，3）（0，63）（）（0，64）（1，0）（）（1，1）（）（1，2）（）（1，3）（1，63）（）（1，64）（2，0）（）（2，1）（）（2，2）（）（2，3）（2，63）（）（2，64）（30，0）（）（30，1）（）（30，2）（）（30，3）（30，63）（）（30，64）X0X30X2X31（31，0）（）（31，1）（）（3，2）（）（31，3）（31，63）（）（31，64）Y0Y1Y2Y30Y3127X0X1X2X3X31X30Y0Y1Y7列列 译译 码码 器器行行译译码码器器A5A6A7A0A1A2A3A4R/W控制电路控制电路读读/写写R

19、/W片选片选CSI/O图图 9.2.1 RAM结构示意图结构示意图 该该RAM的存储容量：的存储容量：284=323228与与ROM相比，多了读相比，多了读/写写(R/W)端。端。&R/WI/OCSDDENENEN4G5G存储矩存储矩阵及地阵及地址译码址译码电路电路地址线地址线图图 9.2.3 片选与读片选与读/写控制电路写控制电路29 常用常用RAM芯片芯片123456789181716151413121110A2A1A0A3A4A5A6A7A8A9CSGNDVCCD3D2D1D0R/WRAM 2114 管脚图管脚图RAM 6116 管脚图管脚图23456789102322212019181

20、71615A0A1D0A3A4A5A6A9A10CSGNDVCCD3D2D1D4A2A711112141324A8D5D6D7RDWR303）存储器容量的扩展）存储器容量的扩展位扩展可以用多片芯片位扩展可以用多片芯片并联并联的方式来实现。的方式来实现。各地址线、读各地址线、读/写线、片选信号对应并联，写线、片选信号对应并联，各芯片的各芯片的I/O口作为整个口作为整个RAM输入输入/出数据端的一位。出数据端的一位。1.位扩展方式位扩展方式增加增加I/O端个数端个数用用10241 位的位的RAM扩展为扩展为10248 位位RAM八片八片31D0D1D2D3D4D5D6D7CSR/WAA09L0AW

21、/RCS9A2114（I）数据输出数据输出CSR/WAA09L2114（）图图 9.2.6 2114芯片位扩展芯片位扩展D0D1D2D3D0D1D2D3322.字扩展方式字扩展方式增加地址端个数增加地址端个数例：用例：用2568 位的位的RAM扩展为扩展为10248 位位RAM。解：解：N=4思路：访问思路：访问10248的存储器需要的存储器需要10根地址线，而访问根地址线，而访问2568只需只需8根地址线。设法用剩余的根地址线。设法用剩余的 2根地址线去控制根地址线去控制4个芯片的片选端个芯片的片选端。因此需要一个。因此需要一个2-4线译码器。线译码器。字扩展可以利用外加译码器控制芯片的片选

22、字扩展可以利用外加译码器控制芯片的片选(CS)输入端来输入端来实现。实现。各片各片RAM对应的数据线、读对应的数据线、读/写线对应并联；写线对应并联；低位地址线也并联接起来；低位地址线也并联接起来；要增加的高位地址线，通过译码器译码，将其输出分别要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。接至各片的片选控制端。33用用2568 位的位的RAM扩展为扩展为10248 位位RAM的系统框图的系统框图34A9 A8选中片号选中片号对应地址范围对应地址范围0 0(1)02550 1(2)2565111 0(3)5127671 1(4)768102335表表 9.2.1 地址码

23、与地址范围的关系地址码与地址范围的关系A11 A10选中片号选中片号对应地址范围对应地址范围0 0 2114(1)010230 1 2114(2)102420471 0 2114(3)204830711 1 2114(4)30724095解：解：N=41024210，每片有，每片有10条地址线；条地址线；4096212，需要，需要12条地址线；条地址线；例：例：36图图 9.2.7 2114芯片字扩展芯片字扩展2-4译译码码器器CSR/WAA09L2114（3）D0D1D2D3CSR/WAA09L2114（4）D0D1D2D3CSR/WAA09L2114（1）D0D1D2D3CSR/WAA09

24、L2114（2）D0D1D2D3A10A11R/WA9 A0A11 A10A11 A10A11 A10A11 A10D3 D037例试用例试用1K 4位位2114RAM扩展一个扩展一个4K 8位的位的存储器。存储器。解解：（1）确定芯片数：）确定芯片数：（2）确定地址线数）确定地址线数D（3）用）用8片片1K 4位位2114RAM芯片，经字芯片，经字 位扩展构成的存储电路如图所示。位扩展构成的存储电路如图所示。2D=4096，D=12。38CSR/WAA09LL2114（7）D0D3LLCSR/WAA09LL2114（5）D0D3LLCSR/WAA09LL2114（3）D0D3LLCSR/WA

25、A09LL2114（1）D0D3LLCSR/WAA09LL2114（8）D0D3LLCSR/WAA09LL2114（6）D0D3LLCSR/WAA09LL2114（4）D0D3LLCSR/WAA09LL2114（2）D0D3LL2-4译译码码器器A10A11R/WA9 A0D3 D0D7 D4Y3Y2Y1Y0图图 9.2.8 2114RAM的字位扩展的字位扩展39A1 Y0A0 Y1 Y2EN Y3A0A9 CS2114（1）R/W D3D0A0A9 CS2114（2）R/W D3D0A0A9 CS2114（3）R/W D3D0A0A9 CS2114（4）R/W D3D0A0A9 CS2114

26、（5）R/W D3D0A0A9 CS2114（6）R/W D3D0A0A9 CS2114（7）R/W D3D0A11A10A0A9R/WD3D0D7D4D11D8D15D122/4译码器译码器例：例：RAM2114构成的存储器如下图，试根据该存构成的存储器如下图，试根据该存储器的工作情况填写下表。储器的工作情况填写下表。40无无0102304、5、6、71024204720483071307240952、311684D15D12A1 Y0A0 Y1 Y2EN Y3A0A9 CS2114（1）R/W D3D0A0A9 CS2114（2）R/W D3D0A0A9 CS2114（3）R/W D3D0

27、A0A9 CS2114（4）R/W D3D0A0A9 CS2114（5）R/W D3D0A0A9 CS2114（6）R/W D3D0A0A9 CS2114（7）R/W D3D0A11A10A0A9R/WD3D0D7D4D11D82/4译码器译码器41例例2、按下列给定状态转移表，用、按下列给定状态转移表，用DFF和和ROM设计同步计数器电路（不考虑自启动性）设计同步计数器电路（不考虑自启动性）Q2 Q1 Q0Z0 0 0 00 0 1 00 1 0 00 1 1 01 0 0 142三、动态三、动态RAM(DRAM)靠靠MOS管栅极电容或管栅极电容或MOS电容电容的暂的暂存电荷功能存储数据，由于电容的容量很存电荷功能存储数据，由于电容的容量很小，且存在漏电流，需不断地进行小，且存在漏电流，需不断地进行刷新刷新。字线字线Wi位线位线YiTCBCS图图9.2.9 单管单管MOS动态存储单元动态存储单元43作业题作业题9.79.39.1044