武汉创维特ARM教学系统-07 嵌入式硬件平台设计.ppt

《武汉创维特ARM教学系统-07 嵌入式硬件平台设计.ppt》由会员分享，可在线阅读，更多相关《武汉创维特ARM教学系统-07 嵌入式硬件平台设计.ppt（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、嵌入式系统教案嵌入式系统教案嵌入式系统教案嵌入式系统教案武汉创维特信息技术有限公司武汉创维特信息技术有限公司 1/17/2023提纲1 13 32 24 45 5硬件系统的调试硬件系统的调试6 67 7第五章 嵌入式硬件平台设计系统的硬件选型及电路设计系统的硬件选型及电路设计嵌入式系统体系结构设计嵌入式系统体系结构设计S3C44B0XS3C44B0X概述概述印刷电路板的设计印刷电路板的设计2嵌入式系统的软硬件框架嵌入式系统体系结构设计串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘等Linux、uCLinux、uC/OS-II等3嵌入式系统的开发步骤嵌入式系统体系结构设计4嵌入式

2、系统的开发步骤q系统需求分析：确定设计任务和目标，并提炼出设计系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能、成本、功耗、体积、重量等非功能需求包括系统性能、成本、功耗、体积、重量等因素。因素。嵌入式系统体系结构设计q体系结构设计：描述系统如何实现所述的功能和非功体系结构设计：描述系统

3、如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。功与否的关键。5嵌入式系统的开发步骤嵌入式系统体系结构设计q硬件硬件/软件协同设计：基于体系结构，对系统的软件、软件协同设计：基于体系结构，对系统的软件、硬件进行详细设计。为了缩短产品开发周期，设计往往硬件进行详细设计。为了缩短产品开发周期，设计往往是并行的。是并行的。q系统集成：把系统的软件、硬件和执行装置集成在一系统集成：把系统的软件、硬件和执行装置集成在一起，进

4、行调试，发现并改进单元设计过程中的错误。起，进行调试，发现并改进单元设计过程中的错误。q系统测试：对设计好的系统进行测试，看其是否满足系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。规格说明书中给定的功能要求。6JX44B0教学系统的硬件组成嵌入式系统体系结构设计q本章将以武汉创维特公司生产的本章将以武汉创维特公司生产的JX44B0JX44B0教学系统为原教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及调试型，详细分析系统的硬件设计步骤、实现细节以及调试技巧等。技巧等。7S3C44B0X内部结构图S3C44B0X概述8S3C44B0X片上资源S3C44B0X概

5、述qARM7TDMIARM7TDMI核、工作频率核、工作频率6666MHzMHz；q8 8KB CacheKB Cache，外部存储器控制器；外部存储器控制器；qLCDLCD控制器；控制器；q4 4个个DMADMA通道；通道；q2 2通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器；总线控制器；q5 5通道通道PWMPWM定时器及一个内部定时器；定时器及一个内部定时器；q7171个通用个通用I/OI/O口；口；q8 8个外部中断源；个外部中断源；q8 8通道通道1010位位ADCADC；q实时时钟等。实时时钟等。9S3C44B0X

6、特性S3C44B0X概述q内核内核:2.5:2.5V I/O:3.0 V V I/O:3.0 V 到到 3.6 3.6 V Vq最高为最高为6666MHzMHzq160 160 LQFP/160 FBGALQFP/160 FBGA10S3C44B0X的引脚分布图S3C44B0X概述11S3C44B0X的引脚信号描述 总线控制信号S3C44B0X概述12S3C44B0X的引脚信号描述 DRAM/SDRAM/SRAMS3C44B0X概述13S3C44B0X的引脚信号描述 LCD控制信号S3C44B0X概述14S3C44B0X的引脚信号描述 TIMER/PWM控制信号S3C44B0X概述15S3C4

7、4B0X的引脚信号描述 中断控制信号S3C44B0X概述16S3C44B0X的引脚信号描述 DMA控制信号S3C44B0X概述17S3C44B0X的引脚信号描述 UART控制信号S3C44B0X概述18S3C44B0X的引脚信号描述 IIC-BUS控制信号S3C44B0X概述19S3C44B0X的引脚信号描述 IIS-BUS控制信号S3C44B0X概述20S3C44B0X的引脚信号描述 SIO控制信号S3C44B0X概述21S3C44B0X的引脚信号描述 ADCS3C44B0X概述22S3C44B0X的引脚信号描述 GPIOS3C44B0X概述23S3C44B0X的引脚信号描述 复位和时钟信号

8、S3C44B0X概述24S3C44B0X的引脚信号描述 JTAG测试逻辑S3C44B0X概述25S3C44B0X的引脚信号描述 电源S3C44B0X概述26S3C44B0X的存储器映射S3C44B0X概述SROM为ROM或SRAM特殊功能寄存器27S3C44B0X芯片及引脚分析系统的硬件选型及电路设计qS3C44B0XS3C44B0X共有共有160160只引脚，采用只引脚，采用QFPQFP封装封装q具有大量的电源和接地引脚，以及地址总线、数据总线和具有大量的电源和接地引脚，以及地址总线、数据总线和通用通用I/OI/O口，以及其他的专用模块如口，以及其他的专用模块如UARTUART、IICIIC

9、等接口等接口q在硬件系统的设计中，应当注意芯片引脚的类型，在硬件系统的设计中，应当注意芯片引脚的类型，S3C44B0XS3C44B0X的引脚主要分为三类，即：输入（的引脚主要分为三类，即：输入（I I）、）、输出（输出（O O）、）、输入输入/输出（输出（I/OI/O）q输出类型的引脚主要用于输出类型的引脚主要用于S3C44B0XS3C44B0X对外设的控制或通信，对外设的控制或通信，由由S3C44B0XS3C44B0X主动发出，这些引脚的连接不会对主动发出，这些引脚的连接不会对S3C44B0XS3C44B0X自身自身的运行有太大的影响的运行有太大的影响q输入输入/输出类型的引脚主要是输出类型

10、的引脚主要是S3C44B0XS3C44B0X与外设的双向数据与外设的双向数据传输通道传输通道28电源电路设计DC-DC转换芯片系统的硬件选型及电路设计q有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到3.33.3V V的转换，如的转换，如Linear Linear TechnologyTechnology的的LT108XLT108X系列。常见的型号和对应的电流输出如下：系列。常见的型号和对应的电流输出如下：LT1083 LT1083 7.5A7.5ALT1084 LT1084 5A5ALT1085 LT1085 3A3ALT1086 LT1086 1.5A1.5Aq有很多有很多DC

11、-DCDC-DC转换器可完成到转换器可完成到2.52.5V V的转换，常用的如的转换，常用的如Linear Linear TechnologyTechnology的的LT1761LT1761。29电源电路设计3.3V系统的硬件选型及电路设计q需要使用需要使用3.33.3V V的直流稳压电源，系统电源电路如下图所示：的直流稳压电源，系统电源电路如下图所示：DC 7.5V 2A直流电源整流、定向拨动开关DC-DC转换芯片LT1086滤波电路30电源电路设计2.5V系统的硬件选型及电路设计q需要使用需要使用2.52.5V V的直流稳压电源，系统电源电路如下图所示：的直流稳压电源，系统电源电路如下图所

12、示：滤波电路DC3.3V31晶振电路设计系统的硬件选型及电路设计q晶振电路用于向晶振电路用于向CPUCPU及其他电路提供工作时钟。在该系统中，及其他电路提供工作时钟。在该系统中，S3C44B0XS3C44B0X使用无源晶振，晶振的接法如下图所示：使用无源晶振，晶振的接法如下图所示：系统时钟PLL的滤波电容(700pF左右)系统时钟晶体电路的输入信号系统时钟晶体电路的输出信号32晶振电路设计系统的硬件选型及电路设计q根据根据S3C44B0XS3C44B0X的最高工作频率以及的最高工作频率以及PLLPLL电路的工作方式，选电路的工作方式，选择择1010MHzMHz的无源晶振，的无源晶振，1010M

13、HzMHz的晶振频率经过的晶振频率经过S3C44B0XS3C44B0X片内的片内的PLLPLL电路倍频后，最高可以达到电路倍频后，最高可以达到6666MHzMHz。q片内的片内的PLLPLL电路兼有频率放大和信号提纯的功能，因此，系电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速开关时钟所造成的高频噪声。高速开关时钟所造成的高频噪声。33复位电路设计系统的硬件选型及电路设计q采用采用IMP706IMP706看门狗芯片看门狗芯片低电平复位JP2短接后，必须定时（1.6S）喂狗，否则将引起系统

14、复位在规定时间内没有喂狗，将输出低电平复位及看门狗功能是否有效，如果短接则有效复位按键，JP2短接时才有效34JTAG接口电路设计接口简介系统的硬件选型及电路设计qJTAG(Joint Test Action GroupJTAG(Joint Test Action Group，联合测试行动小组联合测试行动小组)是一种国际标准是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真、调试。测试协议，主要用于芯片内部测试及对系统进行仿真、调试。qJTAGJTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAPTAP（Te

15、st Access PortTest Access Port，测试访问口），通过专用的测试访问口），通过专用的JTAGJTAG测试工具对内部测试工具对内部节点进行测试。节点进行测试。q目前大多数比较复杂的器件都支持目前大多数比较复杂的器件都支持JTAGJTAG协议，如协议，如ARMARM、DSPDSP、FPGAFPGA器件等。器件等。q标准的标准的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、TDOTDO，分别为测试模式选择、分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。测试时钟、测试数据输入和测试数据输出。qJTAGJTAG测试允许多个器件通

16、过测试允许多个器件通过JTAGJTAG接口串联在一起，形成一个接口串联在一起，形成一个JTAGJTAG链，能链，能实现对各个器件分别测试。实现对各个器件分别测试。JTAGJTAG接口还常用于实现接口还常用于实现ISPISP（In-System In-System ProgrammableProgrammable在系统编程）功能，如对在系统编程）功能，如对FLASHFLASH器件进行编程等。器件进行编程等。q通过通过JTAGJTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前入式系统的一种简洁高效的

17、手段。目前JTAGJTAG接口的连接有两种标准，即接口的连接有两种标准，即1414针针接口和接口和2020针接口。针接口。35JTAG接口电路设计14针接口及定义系统的硬件选型及电路设计36JTAG接口电路设计20针接口及定义系统的硬件选型及电路设计37JTAG接口电路设计接口电路系统的硬件选型及电路设计必须接上拉14针接口38S3C44B0X最小系统系统的硬件选型及电路设计qS3C44B0X+S3C44B0X+电源电路电源电路+晶振电路晶振电路+复位电路复位电路+JTAGJTAG接口接口电路可构成真正意义上的最小系统电路可构成真正意义上的最小系统q程序可运行于程序可运行于S3C44B0XS3

18、C44B0X内部的内部的8 8KB RAMKB RAM中中q程序大小有限，掉电后无法保存，只能通过程序大小有限，掉电后无法保存，只能通过JTAGJTAG接口调试程接口调试程序序39SDRAM接口电路设计SDRAM简介系统的硬件选型及电路设计q与与FlashFlash存储器相比较，存储器相比较，SDRAMSDRAM不具有掉电保持数据的特性，不具有掉电保持数据的特性，但其存取速度大大高于但其存取速度大大高于FlashFlash存储器，且具有读存储器，且具有读/写的属性，因写的属性，因此此，SDRAMSDRAM在系统中主要用作程序的运行空间，数据及堆栈区。在系统中主要用作程序的运行空间，数据及堆栈区

19、。q当系统启动时，当系统启动时，CPUCPU首先从复位地址首先从复位地址0 0 x0 x0处读取启动代码，在处读取启动代码，在完成系统的初始化后，程序代码一般应调入完成系统的初始化后，程序代码一般应调入SDRAMSDRAM中运行，以提中运行，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在在SDRAMSDRAM中。中。qSDRAMSDRAM具有单位空间存储容量大和价格便宜的优点，已广泛具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。应用在各种嵌入式系统中。SDRAMSDRAM的存储单元可以理解为一个电的存储

20、单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用。因此，要在系统中使用SDRAMSDRAM，就要求微处理器具有刷新控制就要求微处理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。逻辑，或在系统中另外加入刷新控制逻辑电路。S3C44B0XS3C44B0X在片在片内具有独立的内具有独立的SDRAMSDRAM刷新控制逻辑，可方便地与刷新控制逻辑，可方便地与SDRAMSDRAM接口。接口。40SDRAM接口电路设计SDRAM选型系统的硬件选型及电路设计q目前常用的目前常用的SDRAMSDR

21、AM为为8 8位位/16/16位的数据宽度，工作电压一般为位的数据宽度，工作电压一般为3.33.3V V。主要的生产厂商为主要的生产厂商为HYUNDAIHYUNDAI、WinbondWinbond等。他们生产的同等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。型器件一般具有相同的电气特性和封装形式，可通用。q本系统中使用本系统中使用WinbondWinbond的的W986416DHW986416DH。qW986416DHW986416DH存储容量为存储容量为4 4组组1616M M位（位（8 8M M字节），工作电压为字节），工作电压为3.33.3V V，常见封装为常见封装为5

22、454脚脚TSOPTSOP，兼容兼容LVTTLLVTTL接口，支持自动刷新接口，支持自动刷新（Auto-RefreshAuto-Refresh）和自刷新（和自刷新（Self-RefreshSelf-Refresh），），1616位数据宽度。位数据宽度。41SDRAM接口电路设计W986416DH引脚分布系统的硬件选型及电路设计42SDRAM接口电路设计W986416DH引脚信号描述系统的硬件选型及电路设计43SDRAM接口电路设计SDRAM接口电路系统的硬件选型及电路设计44SDRAM接口电路设计电路说明系统的硬件选型及电路设计q一片一片W986416DHW986416DH构建构建1616位位

23、的的SDRAMSDRAM存储器系统存储器系统,将其配置到将其配置到Bank6Bank6，即将即将S3C44B0XS3C44B0X的的nGCS6nGCS6接至两片接至两片W986416DHW986416DH的的/CSCS端。此端。此时时SDRAMSDRAM地址为地址为0 0 x0c000000-0 x0c7fffffx0c000000-0 x0c7fffff。qW986416DHW986416DH的的CLKCLK端接端接S3C44B0XS3C44B0X的的SCLKSCLK端端；qW986416DHW986416DH的的CKECKE端接端接S3C44B0XS3C44B0X的的SCKESCKE端端；

24、qW986416DHW986416DH的的/RASRAS、/CAS/CAS、/WE/WE端分别接端分别接S3C44B0XS3C44B0X的的nSDRASnSDRAS端端、nSDCASnSDCAS端端、nSDWEnSDWE端端；qW986416DHW986416DH的的A12A12A0A0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDRADDRADDR；qW986416DHW986416DH的的BA1BA1、BA0BA0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDR、ADDRADDR；qW986416DHW986416DH的数据总线接的数据总线接

25、S3C44B0XS3C44B0X的数据总线的低的数据总线的低1616位位XDATAXDATAXDATAXDATA；45FLASH接口电路设计FLASH简介系统的硬件选型及电路设计qFlashFlash存储器是一种可在系统（存储器是一种可在系统（In-SystemIn-System）进行电擦写，掉进行电擦写，掉电后信息不丢失的存储器。电后信息不丢失的存储器。q它具有低功耗、大容量、擦写速度快、可整片或分扇区在系它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片的操作，因而在各种嵌入

26、式系统中得到了广泛的应用。对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。q作为一种非易失性存储器，作为一种非易失性存储器，FlashFlash在系统中通常用于存放程在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。序代码、常量表以及一些在系统掉电后需要保存的用户数据等。46FLASH接口电路设计FLASH选型系统的硬件选型及电路设计q常用的常用的FlashFlash为为8 8位或位或1616位的数据宽度，编程电压为单位的数据宽度，编程电压为单3.33.3V V。主要的生产厂商为主要的生产厂商为INTELINTEL、ATMELATMEL、AMDAMD、HYUN

27、DAIHYUNDAI等。等。q本系统中使用本系统中使用INTELINTEL的的TE28F320BTE28F320B。qTE28F320BTE28F320B存储容量为存储容量为3232M M位（位（4 4M M字节），工作电压为字节），工作电压为2.72.7V V3.6V3.6V，采用采用4848脚脚TSOPTSOP封装或封装或4848脚脚FBGAFBGA封装，封装，1616位数据宽度。位数据宽度。qTE28F320BTE28F320B仅需单仅需单3 3V V电压即可完成在系统的编程与擦除操作，电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对通过对其内部的命令

28、寄存器写入标准的命令序列，可对FlashFlash进进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。行编程（烧写）、整片擦除、按扇区擦除以及其他操作。47FLASH接口电路设计TE28F320B引脚分布系统的硬件选型及电路设计48FLASH接口电路设计 TE28F320B引脚信号描述系统的硬件选型及电路设计49FLASH接口电路设计FLASH接口电路系统的硬件选型及电路设计50FLASH接口电路设计电路说明系统的硬件选型及电路设计q地址总线地址总线 A20A20A0A0与与S3C44B0S3C44B0的地址总线的地址总线 ADDR20ADDR20ADDR0ADDR0相连；相连；q1616位

29、数据总线位数据总线 DQ15DQ0DQ15DQ0与与S3C44B0S3C44B0的低的低1616位数据总线位数据总线 XDATA15XDATA0XDATA15XDATA0相连。相连。q注意此时应将注意此时应将S3C4510BS3C4510B的的OM1:0OM1:0置为置为0101，选择，选择Bank0Bank0为为1616位工作方式。位工作方式。q一片一片TE28F320BTE28F320B构建构建1616位位的的FLASHFLASH存储器系统，将其配置到存储器系统，将其配置到Bank0Bank0，即将即将S3C44B0XS3C44B0X的的nGCS0nGCS0接至两片接至两片TE28F320

30、BTE28F320B的的CECE端。此时端。此时FLASHFLASH地址为地址为0 0 x00000000-0 x004fffffx00000000-0 x004fffff。51S3C44B0X扩展系统系统的硬件选型及电路设计qS3C44B0XS3C44B0X最小系统最小系统+SDRAM+FLASHSDRAM+FLASH电路可构成一个完全的电路可构成一个完全的嵌入式系统嵌入式系统q可运行于可运行于SDRAMSDRAM中的程序，也可以运行中的程序，也可以运行FLASHFLASH中的程序中的程序q程序大小可以很大，如果将程序保存到程序大小可以很大，如果将程序保存到FLASHFLASH中，掉电后不中

31、，掉电后不会丢失，因此，既可以通过会丢失，因此，既可以通过JTAGJTAG接口调试程序，也可以将程序接口调试程序，也可以将程序烧写到烧写到FLASHFLASH，然后运行然后运行FLASHFLASH中的程序中的程序q在此基础上加入必要的接口及其他电路，就构成了具体的在此基础上加入必要的接口及其他电路，就构成了具体的S3C44B0XS3C44B0X应用系统应用系统52串口接口电路设计串口简介系统的硬件选型及电路设计q几乎所有的微控制器、几乎所有的微控制器、PCPC都提供串行接口，使用电子工业协都提供串行接口，使用电子工业协会（会（EIAEIA）推荐的推荐的RS-232-CRS-232-C标准，这是

32、一种很常用的串行数据传标准，这是一种很常用的串行数据传输总线标准。输总线标准。q早期它被应用于计算机和终端通过电话线和早期它被应用于计算机和终端通过电话线和MODEMMODEM进行远距进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和用电话线和MODEMMODEM，而直接进行端到端的连接。而直接进行端到端的连接。qRS-232-CRS-232-C标准采用的接口是标准采用的接口是9 9芯或芯或2525芯的芯的D D

33、型插头，以常用的型插头，以常用的9 9芯芯D D型插头为例，各引脚定义下所示：型插头为例，各引脚定义下所示：53串口接口电路设计串口芯片选型系统的硬件选型及电路设计q要完成最基本的串行通信功能，实际上只需要要完成最基本的串行通信功能，实际上只需要RXDRXD、TXDTXD和和GNDGND即可，但由于即可，但由于RS-232-CRS-232-C标准所定义的高、低电平信号与标准所定义的高、低电平信号与S3C44B0XS3C44B0X系统的系统的TTLTTL电路所定义的高、低电平信号完全不同。电路所定义的高、低电平信号完全不同。qTTLTTL的标准逻辑的标准逻辑“1 1”对应对应2 2V V3.3V

34、3.3V电平，标准逻辑电平，标准逻辑“0 0”对对应应0 0V V0.4V0.4V电平，而电平，而RS-232-CRS-232-C标准采用负逻辑方式，标准逻辑标准采用负逻辑方式，标准逻辑“1 1”对应对应-5-5V V-15V-15V电平，标准逻辑电平，标准逻辑“0 0”对应对应+5+5V V+15V+15V电平，电平，显然，两者间要进行通信必须经过信号电平的转换。显然，两者间要进行通信必须经过信号电平的转换。q目前常使用的电平转换电路为目前常使用的电平转换电路为SipexSipex公司的公司的SP3232ESP3232E。54串口接口电路设计SP3232E引脚分布系统的硬件选型及电路设计55

35、串口接口电路设计串口接口电路系统的硬件选型及电路设计RS232电平TTL电平56IIC接口电路设计IIC简介系统的硬件选型及电路设计qIICIIC总线是一种用于总线是一种用于ICIC器件之间连接的二线制总线。它通过器件之间连接的二线制总线。它通过SDASDA（串行数串行数据线）及据线）及SCLSCL（串行时钟线）两线在连接到总线上的器件之间传送信息，并串行时钟线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、根据地址识别每个器件：不管是微控制器、存储器、LCDLCD驱动器还是键盘接驱动器还是键盘接口。口。q带有带有IICIIC总线接口的器件可十分方便地用

36、来将一个或多个微控制器及外总线接口的器件可十分方便地用来将一个或多个微控制器及外围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定

37、总线的时钟，因此在嵌入式系统中得到了广泛的应用。钟，因此在嵌入式系统中得到了广泛的应用。qS3C44B0XS3C44B0X内含一个内含一个IICIIC总线主控器，可方便地与各种带有总线主控器，可方便地与各种带有IICIIC接口的器件接口的器件相连。相连。q在本实验系统中，外扩一片在本实验系统中，外扩一片KS24C08KS24C08作为作为IICIIC存储器。存储器。KS24C08KS24C08提供提供1 1K K字字节的节的EEPROMEEPROM存储空间，可用于存放少量在系统掉电时需要保存的数据。存储空间，可用于存放少量在系统掉电时需要保存的数据。57IIC接口电路设计IIC接口电路系统的硬

38、件选型及电路设计58印刷电路板设计注意事项印刷电路板的设计qS3C44B0XS3C44B0X的片内工作频率为的片内工作频率为6060MHzMHz，因此，在印刷电路板的因此，在印刷电路板的设计过程中，应该遵循一些高频电路的设计基本原则，否则会设计过程中，应该遵循一些高频电路的设计基本原则，否则会使系统工作不稳定甚至不能正常工作。使系统工作不稳定甚至不能正常工作。q印刷电路板的设计人员应注意以下几个方面：印刷电路板的设计人员应注意以下几个方面：注意电源的质量与分配。注意电源的质量与分配。同类型信号线应该成组、平行分布。同类型信号线应该成组、平行分布。59电源质量与分配印刷电路板的设计q电源滤波电源

39、滤波为提高系统的电源质量，消除低频噪声对系统的影响，为提高系统的电源质量，消除低频噪声对系统的影响，一般应在电源进入印刷电路板的位置和靠近各器件的电一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上滤波器，以消除电源的噪声，常用的方法源引脚处加上滤波器，以消除电源的噪声，常用的方法是在这些位置加上几十到几百微法的电容。是在这些位置加上几十到几百微法的电容。同时，在系统中除了要注意低频噪声的影响，还要注同时，在系统中除了要注意低频噪声的影响，还要注意元器件工作时产生的高频噪声，一般的方法是在器件意元器件工作时产生的高频噪声，一般的方法是在器件的电源和地之间加上的电源和地之间加上0.10

40、.1uFuF左右地电容，可以很好地滤左右地电容，可以很好地滤出高频噪声的影响。出高频噪声的影响。60电源质量与分配印刷电路板的设计q电源分配电源分配实际的工程应用和理论都证实，电源的分配对系统的稳定性有很实际的工程应用和理论都证实，电源的分配对系统的稳定性有很大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。大的影响，因此，在设计印刷电路板时，要注意电源的分配问题。在印刷电路板上，电源的供给一般采用电源总线（双面板）或电在印刷电路板上，电源的供给一般采用电源总线（双面板）或电源层（多层板）的方式。电源总线由两条或多条较宽的线组成，由源层（多层板）的方式。电源总线由两条或多条较宽的线组成

41、，由于受到电路板面积的限制，一般不可能布得过宽，因此存在较大的于受到电路板面积的限制，一般不可能布得过宽，因此存在较大的直流电阻，但在双面板得设计中也只好采用这种方式了，只是在布直流电阻，但在双面板得设计中也只好采用这种方式了，只是在布线的过程中，应尽量注意这个问题。线的过程中，应尽量注意这个问题。在多层板的设计中，一般使用电源层的方式给系统供电。该方式在多层板的设计中，一般使用电源层的方式给系统供电。该方式专门拿出一层作为电源层而不再在其上布信号线。由于电源层遍及专门拿出一层作为电源层而不再在其上布信号线。由于电源层遍及电路板的全面积，因此直流电阻非常的小，采用这种方式可有效的电路板的全面积

42、，因此直流电阻非常的小，采用这种方式可有效的降低噪声，提高系统的稳定性。降低噪声，提高系统的稳定性。61同类型信号线的分布印刷电路板的设计q在各种微处理器的输入输出信号中，总有相当一部分是相在各种微处理器的输入输出信号中，总有相当一部分是相同类型的，例如数据线、地址线。同类型的，例如数据线、地址线。q对这些相同类型的信号线应该成组、平行分布，同时注意对这些相同类型的信号线应该成组、平行分布，同时注意它们之间的长短差异不要太大，采用这种布线方式，不但可它们之间的长短差异不要太大，采用这种布线方式，不但可以减少干扰，增加系统的稳定性，还可以使布线变得简单，以减少干扰，增加系统的稳定性，还可以使布线

43、变得简单，印刷电路板的外观更美观。印刷电路板的外观更美观。62硬件调试硬件系统的调试q尽可能的从简单到复杂，一个单元一个单元地焊接调试，尽可能的从简单到复杂，一个单元一个单元地焊接调试，以便在调试过程中遇到困难时缩小故障范围，在调试过程中，以便在调试过程中遇到困难时缩小故障范围，在调试过程中，应先确定电路没有短路，才能通电调试。应先确定电路没有短路，才能通电调试。q先从最小系统调试：先从最小系统调试：S3C44B0X+S3C44B0X+电源电路电源电路+晶振电路晶振电路 +复位电路复位电路+JTAGJTAG接口接口q然后加上然后加上SDRAMSDRAM，再加上再加上FLASHFLASH，然后再

44、加上其它接口然后再加上其它接口q芯片在工作时有一定的发热是正常的，但如果有芯片特别芯片在工作时有一定的发热是正常的，但如果有芯片特别发烫，则一定有故障存在，需断电检查确认无误后方可继续发烫，则一定有故障存在，需断电检查确认无误后方可继续通电调试。通电调试。63电源、晶振及复位电路调试硬件系统的调试q调试电源电路之前，尽量少接器件，通电之前检查有无短调试电源电路之前，尽量少接器件，通电之前检查有无短路现象路现象q用示波器观测，晶振的输出应为用示波器观测，晶振的输出应为1010MHzMHzq复位电路的复位电路的nRESETnRESET端在未按按钮时输出应为高电平端在未按按钮时输出应为高电平（3.3

45、3.3V V），），按下按钮后变为低电平，按钮松开后应恢复到高按下按钮后变为低电平，按钮松开后应恢复到高电平电平64JTAG接口电路调试硬件系统的调试q调试调试JTAGJTAG接口电路之前，应该保证晶振已经起振接口电路之前，应该保证晶振已经起振q检测检测JTAGJTAG接口的接口的TMSTMS、TCKTCK、TDITDI、TDOTDO信号是否已与信号是否已与S3C4510BS3C4510B的对应引脚相连的对应引脚相连q连接调试器，看是否能够连接上，如果连接不上，检查连接调试器，看是否能够连接上，如果连接不上，检查TMSTMS、TCKTCK、TDITDI、TDOTDO等等信号是否正常信号是否正常q正常工作时，正常工作时，TRSTTRST应该为高电平，如果连接不上调试器，应该为高电平，如果连接不上调试器，需要检查该信号需要检查该信号65