半导体行业DRAM深度报告：存储芯片研究框架-20210403-方正证券-71页.doc

《半导体行业DRAM深度报告：存储芯片研究框架-20210403-方正证券-71页.doc》由会员分享，可在线阅读，更多相关《半导体行业DRAM深度报告：存储芯片研究框架-20210403-方正证券-71页.doc（93页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、证券研究报告半导体行业2020年4月3日存储芯片研究框架DRAM深度报告分析师：陈杭登记编号：S1220519110008联系人：丛培超目录一、DRAM投资逻辑框架DRAM驱动力及增量市场DRAM国产替代：合肥长鑫为最大希望DRAM供需错配导致价格波动二、详解DRAM：存储器最大细分领域三、周期&需求：周期波动及需求分析四、知己知彼：DRAM市场及竞争格局剖析五、国内现状：大陆各DRAM厂商详解DRAM驱动力及增量市场DRAM市场前景2018年620亿美元全球DRAM市场规模1219亿美元2026年市场驱动力增量应用市场居家办公PC在线学习IoT家具智能化智能电视机顶盒无人驾驶汽车电子智能手机

2、5G基站与网络设备云计算服务器主要DRAM厂商DR市A场M份额三巨头其他DRA大M厂陆商资料来源：前瞻产业研究院，方正证券研究所整理tOmQsQuMwO7NaO7NsQoOnPqRfQnNtPlOmMtM7NoPqOMYmOmPxNtQrPDRAM国产替代：合肥长鑫为最大希望大陆DRAM厂商合作方现状资本合作技术来源月产能4万片，冲击8万片 尚无量产能力芯片代工美国商务部封杀，技术来源暂时停摆资料来源：方正证券研究所整理DRAM 供需与周期关系详解：供需错配导致价格波动2019年达到周期底部，2020年上行周期开启。 2020年上半年受新冠疫情影响，服务器、智能手机、PC需求激增带动DRAM价

3、格迅速回升，新一轮上升的大趋势基本确定。从历史数据及我们推演，DRAM行业周期上行通常将持续两年，看好2021-2022年DRAM行业保持稳定增长。121086420单价（美金）DDR4 4Gb 512Mx8 2133/2400 MHzDDR4 4Gb 512Mx8 2133/2400 MHz White BrandDDR4 8Gb 1Gx8 2133/2400 MHzDDR4 8Gb 1Gx8 2133/2400 MHz White BrandDDR3 4Gb 512Mx8 1333/1600MHzDDR3 4Gb 512Mx8 White BrandDDR3 4Gb 256Mx16 133

4、3/1600MHzDDR3 4Gb 256Mx16 White BrandDDR3 2Gb 256Mx8 White BrandDDR3 2Gb 256Mx8 1333MHzDDR3 2Gb 128Mx16 1333/1600MHzDDR3 4Gb 256Mx16 White Brand2010/112011/12011/32011/52011/72011/92011/112012/12012/32012/52012/72012/92012/112013/12013/32013/52013/72013/92013/112014/12014/32014/52014/72014/92014/112

5、015/12015/32015/52015/72015/92015/112016/12016/32016/52016/72016/92016/112017/12017/32017/52017/72017/92017/112018/12018/32018/52018/72018/92018/112019/12019/32019/52019/72019/92019/112020/12020/32020/52020/72020/92020/112021/1资料来源：Bloomberg数据库、方正证券研究所整理目录一、DRAM投资逻辑框架二、详解DRAM：存储器最大细分领域DRAM 定义与结构DRAM

6、 历史与发展DRAM 分类及技术路径DRAM 未来技术及制程三、周期&需求：周期波动及需求分析四、知己知彼：DRAM市场及竞争格局剖析五、国内现状：大陆各DRAM厂商详解DRAM定义与结构：易失性存储器半导体存储从应用上可划分为易失性存储器（RAM，包括DRAM和SRAM等），以及非易失性存储器（ROM和非ROM）。存储器分类半导体存储存储器磁性存储光学存储易失性存储非易失性存储软盘磁带机械硬盘CDDVD蓝光DRAMRAMSRAM其他RAM非ROM类PCM等非Flash类ROMFlashMRAM等PROMEPROMEEPROMOTPROMNORNANDSLCMLCTLCQLC资料来源：联想创投

7、，方正证券研究所整理DRAM定义与结构：易失性存储器动态随机存储器（DRAM）和静态随机存储器（SRAM）同属于易失性存储器，在断电状态下数据会丢失。两者因结构不同，其应用场景有很大的不同。DRAM利用电容储存电荷多少来存储数据，需要定时刷新电路克服电容漏电问题，读写速度比SRAM慢，常用于容量大的主存储器，如计算机、智能手机、服务器内存等。SRAM读写速度快，制造成本高，常用于对容量要求较小的高速缓冲存储器，如CPU一级、二级缓存等。DRAM和SRAM对比各级存储器性能和价格变化趋势DRAMSRAMSRAM晶圆结构图DRAM速度较慢较快PCM容量大小单成本便宜贵NAND、NOR用例主内存1级

8、和2级微处理器缓存HDD、光盘密度每个单元的密度低每个单元密度更密集磁带功率高低资料来源：电子工程世界，Semiconductor Engineering，方正证券研究所整理DRAM定义与结构：晶体管结构、Bit CellDRAM由许多重复的“单元”位元格（Bit Cell）组成，每一个cell由一个电容和一个晶体管（一般是N沟道MOSFET控制电容充放电的开关）构成，电容可储存1bit数据量，充放电后电荷的多少（电势高低）分别对应二进制数据0和1。晶体管MOSFET则是控制电容充放电的开关。DRAM结构简单，可以做到面积很小，存储容量很大。DRAM具有刷新特性。由于电容存在漏电现象，因此必须

9、经常进行充电保持电势（刷新），这个刷新的操作一直要持续到数据改变或者断电。DRAM基本晶体管结构行地址线路闸极晶体管 MOSFET列地址线路电容(储存0或1）DRAM属于临时存储区域CPU寄存器每读写单速高速缓存位度临时存DRAML1/L2/L3存上储储区域内存升价，物理内存虚拟内存格容上量存储设备类型升永久存降储区域ROM BIOS 硬盘网络存储 移动存储低输入源键盘 鼠标 移动存储介质 扫描仪 远程资源 数码相机 资料来源：半导体行业观察，百度百科，方正证券研究所整理DRAM定义与结构：位元格多个位元格（Bit Cell）组成矩阵结构，形成内存库，数个内存库形成DRAM存储芯片。内存库中，

10、多个字元线与位元线交叉，每个交点均存在一个位元格处理信息。字元线改变电压影响相应的位元格，位元格将电流传至各自的位元线，由感测放大器侦测并放大电压变化。DRAM的核心是利用0和1存储数据。感测放大器会将小幅增加的电压放大成高电压（代表逻辑1），把微幅降低的电压放大成零电压（代表逻辑0），并将各个逻辑数值储存至一个多闩结构。DRAM模组位元格形成矩阵结构DRAMCHIPS资料来源：苏宁，Wikipedia，方正证券研究所整理DRAM历史与发展：早期存储器的发展史1942年，世界上第一台电子数字计算机ATANASOFF-BERRY COMPUTER（ABC）诞生，使用再生电容磁鼓存储器存储数据。1

11、946年，随机存取存储器（RAM）问世，静电记忆管能在真空管内使用静电荷存储大约4000字节数据。1947年，延迟线存储器被用于改良雷达声波。延迟线存储器是一种可以重刷新的存储器，仅能顺序存取。同年磁芯存储器诞生，这是随机存取存储器（RAM）的早期版本。1951年，磁带首次被用于计算机上存储数据，在UNIVAC计算机上作为主要的I/O设备，称为UNIVACO，这就是商用计算机史上的第一台磁带机。1956年，世界上第一个硬盘驱动器出现在了IBM的RAMAC 305计算机中，标志着磁盘存储时代的开始。该计算机是第一台提供随机存取数据的计算机，同时还使用了磁鼓和磁芯存储器。1965年，美国物理学家R

12、ussell发明了只读式光盘存储器（CD-ROM），1966年提交了专利申请。 1982年，索尼和飞利浦公司发布了世界上第一部商用CD音频播放器CDP-101，光盘开始普及。1966年，DRAM被发明。IBM Thomas J. Watson 研究中心的Robert H. Dennard发明了动态随机存取存储器（DRAM），并于1968年申请了专利。1970年，Intel公司推出第一款商用DRAM芯片Intel 1103，彻底颠覆了磁存储技术。DRAM的出现解决了磁芯存储器体积庞大，运行速度慢，存储密度低及能耗较高等问题。早期DRAM发展途径1942年1947年1951年1965年1970年再

13、生电容磁只读式光Intel延迟线存储器磁带鼓存储器盘存储器11031946年1947年1956年1966年静电记忆管磁芯存储器硬盘驱动器DRAM被发明资料来源：方正证券研究所整理DRAM历史与发展：早期存储器的发展史DRAM主要可以分为DDR（Double Data Rate）系列、LPDDR（Low Power DoubleData Rate）系列和GDDR（Graphics Double Data Rate）系列、HBM系列。p DDR是内存模块中使输出增加一倍的技术，是目前主流的内存技术。p LPDDR具有低功耗的特性，主要应用于便携设备。p GDDR一般会匹配使用高性能显卡共同使用，适

14、用于具有高带宽图形计算的领域。云计算、大数据的兴起，服务器的数据容量和处理速度在不断提高，推动了DDR技术的升级迭代，目前市场上主流技术规范为DDR4和LPDDR4，DDR5技术即将进入商用领域。2005-2020年DRAM的市场规模Intel 11031200销售额（亿美元）YoY（%）100%100080%60%80040%60020%4000%-20%200-40%0-60%2005 2006 2007 2008 2009 2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020资料来源：中关村在线，IC Insights，方正证券研究

15、所整理DRAM分类及技术路径： DDR第一代SDR SDRAM (single data rate synchronous DRAM)：单速率同步动态随机存储器。采用单端（Single-Ended）时钟信号。第二代DDR SDRAM (double data rate synchronous DRAM) ：双倍速率同步动态随机存储器。DDR的标称和SDRAM一样采用频率。截至2017年，DDR运行频率主要有100MHz、133MHz、166MHz三种，由于DDR内存具有双倍速率传输数据的特性，因此在DDR内存的标识上采用了工作频率2的方法，也就是DDR200、DDR266、DDR333和DDR

16、400，一些内存厂商为了迎合发烧友的需求，推出了更高频率的DDR内存。其最重要的改变是在界面数据传输上，在时钟信号的上升沿与下降沿均可进行数据处理，使数据传输率为SDR SDRAM 的2倍。寻址与控制信号则与SDRAM相同，仅在时钟上升沿传送。SDR与DDR架构 SDR与DDR内存条记忆体阵列I/O(100-150 MHz)(100-150 MHz)SDR100-150 Mbps记忆体阵列多(100-200 MHz)I/O工DDR记忆体阵列(100-200 MHz)器(100-200 MHz)200-400 Mbps资料来源：半导体行业观察，搜狐，方正证券研究所整理DRAM分类及技术路径： D

17、DRDDR2为双信道两次同步动态随机存取内存。DDR2内存是Prefetch带宽提升至4bit，是DDR的两倍，并且能以内部控制总线4倍的速度运行。在同样133MHz的核心频率下，DDR的实际工作频率为133MHzX2=266MHz，而DDR2可以达到133MHzX4=533MHz。DDR2采用FBGA封装方式替代传统的TSOP方式，电气性能与散热性更佳。DDR3为双信道三次同步动态随机存取内存。DDR3内存Prefetch宽度从4bit提升至8bit，核心同频率下数据传输量是DDR2的两倍，DDR3传输速率介于 8001600 MT/s之间。DDR2与DDR3架构DDR2与DDR3内存条记忆

18、体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)多I/O工(200-533 MHz)DDR2器 400-1066 Mbps多I/O工(400-1066 MHz)DDR3器800-2133 Mbps资料来源：半导体行业观察，Newegg，京东，方正证券研究所整理DRAM分类及技术路径： DDRDDR4采用记忆体分组技术，引入多组记忆体库，每组记忆体

19、库容量与预存缓冲区容量与DDR3相当。另有一个多工器从合适的记忆体库里选取输出资料。在连续存取不同分组的资料时，I/O速率再次实现翻倍。DDR5计划引用已应用在LPDDR4中的通道分裂技术。将64位元的传输通道分成两个独立的32位元通道，并再次将预存取空间翻倍。如此增加预存取的资料量将再次提升传输速率。DDR5目前还未普及，预计量产时间为2022年8N8NDDR4架构记忆体分组 0记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)多记忆体阵列 (100-266 MHz)工器记忆体阵列 (100-266 MHz)记忆体阵列 (100-266 MHz)记忆体阵列 (100

20、-266 MHz)多记忆体阵列 (100-266 MHz)工器记忆体阵列 (100-266 MHz)记忆体分组 1多工器DDR4I/O (667-1600MHz)1333-3200Mbps历代DDR参数对比规格DDRDDR2DDR3DDR4DDR5Vdd(V)2.51.81.5 (1.351.21.1DDR3L)Vpp(V)内部内部内部2.5V/内部时钟(MHz)100 - 200100 - 266(OC) 133 - 300(OC) 133 - 300(OC)133 -200I/O时钟(MHz)100 - 200200 - 533533 - 12001066 - 24002133 - 320

21、0预取缓冲区大小2n4n8n8n16n最大传输率(MT/s)200-400400 - 10661066 - 24002133 - 48004266 - 6400每DIMM最大传输率1.6 - 3.23.2 - 8.56.4 - 19.219.2 - 38.434.1 - 51.2(GB/s)记忆体库数量48816 in 4 groups 32 in x groups晶片密度256Mb -1Gb512Mb - 4Gb1Gb - 8Gb4Gb - 32Gb15Gb - 32Gb典型模组密度1GB4GB8GB16GB32GBDIMM接脚数18424024028828824 bit SDR2x7 bi

22、tCMD/位址汇流排/DDR(不具(具有ODT架构)ODT架构)通道频宽6464646432资料来源：半导体行业观察，方正证券研究所整理DRAM分类及技术路径： DDR演进及市占率100%90%80%70%60%50%40%30%20%10%0%2010201120122013201420152016201720182019DDRDDR2DDR3DDR4资料来源： 与非网，方正证券研究所整理DRAM分类及技术路径： LPDDRLPDDR（low power DDR）指的是低功耗双倍数据传输率，其目的是降低存储器的功耗。主要是通过减小存储器与CPU之间的导线电阻和减小通道宽度来实现低功率的运行。

23、通过改变存储器位置或封装层叠技术降低功耗。将存储器焊接在主机板上与CPU紧邻的位置，或是采用封装层叠技术直接堆叠在处理器上方（通常是SoC）使得LPDDR存储器与处理器紧密整合使线电阻减小，进而降低功耗。LPDDR无固定通道宽度，一般为32bit，小于普通DDR，且LPDDR运行电压较低，从而实现节能。LPDDR封装层叠示意图较低密度I/O的BGA锡球将记忆体晶片连接至封装 堆叠记忆体晶片底部的焊垫上方金或铜焊线封装高密度I/O的BGA锡球将ASIC逻辑晶片连接至主机板单一或多个ASIC逻辑晶片导线载板（基本上是小片的PCB）历代LPDDR参数对比规格LPDDRLPDDR2 LPDDR3 LP

24、DDR4LPDDR4X LPDDR5Vdd(V)1.81.21.21.11.1 and 0.6Max 1.1 and0.6内部时脉(MHz)200 - 266200 - 266200 - 266200266200I/O时脉(MHz)200 - 266400 - 533800 - 1066160021333200预取缓冲区大小2n4n8n16n16n16n突发长度16 - 32最大传输率(MT/s)400 - 533800 - 10661600 -3200426664002133每32位元汇流排最大1.6 - 2.13.2 - 4.26.4 - 8.512.81725.6传输率(GB/s)记忆体

25、库数量/88816, ingroups晶片密度/64Mb -1Gb - 32Gb 4Gb - 32Gb/8Gb6 bit SDR,CMD/位址汇流排19 bit SDR10 bit SDR10 bit SDRmulticycle/commands通道频宽3232322x1616 or 2x161x16资料来源：半导体行业观察，方正证券研究所整理DRAM分类及技术路径： GDDRGDDR是绘图用双倍数据传输率（graphics DDR），为专门适配绘图芯片的存储器。与传统DDR芯片相比，GDDR芯片的频宽更宽，且每个芯片都直接连接至GPU，多个GDDR并行产生更宽的数据带宽。多个GDDR的接线不

26、需通过多工器处理，并通过使用更小的阵列以及更大的周边电路提升了其读取速度，并提升I/O时脉速度，同时降低GDDR的记忆体密度。GDDR与处理器的紧密排列限制了内存的最终兼容。一般的大尺寸GPU最多和12个GGDR芯片紧密整合。各代GDDR升级路径与DDR类似，初期不分家。初期时 DDR/GDDR、DDR2/GDDR2 其实规范差异很小，频率等参数基本上都是一致，因此当时显卡即可以用 DDR2 颗粒，也可以用 GDDR2 显存颗粒。自GDDR3 显存开始，其成为专为图形处理开发的一种新型内存。GDDR5基于DDR3采用差分时脉，可同时开启两个记忆分页。GDDR5X采用了具备16n缓冲区的四倍数据

27、传输率（quad data rate：QDR）模式。GDDR6采用了类似于LPDDR4的通道分裂技术。GDDR与处理器排列示意图GDDR参数对比规格GDDR3GDDR4GDDR5GDDR5XGDDR6外接记忆体Vdd(V)/1.51.35 1.51.351.25 1.35Vpp(V)/N/A1.8/内部时脉(MHz)/625 - 1000625-8251000矽晶片I/O CMD时脉(MHz)/1250 - 20001250-17502000I/O CMD时脉(MHz)/2500 40002500-35004000预取缓冲区大小4n8n8n8n DDR or16n QDR16n QDR突发长度

28、/88 or1616最大传输率(MT/s)/5 - 810-1416每32位元汇流排最大传/20 - 3240-5664输率(GB/s)存取粒度(bytes)/32642x32I/O 频宽/x32/x16x32/x162chx16/x8GDDR5记忆体库数量/816 (no groups)16 (no groups)16(no groups)晶体密度(Gb)/4 - 888 - 32接脚数量/170190180资料来源：半导体行业观察，方正证券研究所整理DRAM分类及技术路径： HBMHBM相较于GDDR更先进，开启了DRAM 3D化道路。HBM位于连接GPU与芯片的中介层上，使用被动式硅中介

29、层。这种中介层不含任何主动元件，能容纳更多的平行导线，从而提供极宽的带宽，但成本较高。内存芯片与处理器间导线极短及低频特性使HBM能耗大幅降低。存储芯片相互堆叠，通过大量硅穿孔连结至底部的逻辑芯片，再通过中介层的宽汇流排连接至处理器。高位宽允许芯片I/O时脉降至低频。HBM结构示意图HBM位置示意图记忆体堆逻辑晶片CPU/GPU封装基板中介层HBMHBM节点发展史规格HBMHBM2Vdd(V)1.21.2Vpp(V)2.5堆叠高度4 - 84 - 8内部时脉(MHz)500500I/O 时脉(MHz)5001000 - 2000晶体密度最大值4Gb8Gb每晶片的通道数22每堆的通道数88通道宽

30、度(位元)128128每通道的记忆体库数量816 - 32预取数2n4n脉冲时间24每接脚的资料率(GT/s)0.8 - 1.22 - 2.4堆叠密度(GB)48 - 16堆叠接脚数10241024堆叠频宽(GB/s)128256 - 607资料来源：半导体行业观察，方正证券研究所整理DRAM未来技术及制程DRAM从2D架构转向3D架构是未来的主要趋势之一。3D DRAM是将存储单元（Cell）堆叠至逻辑单元上方以实现在单位晶圆面积上产出上更多的产量。相较于普通的平面DRAM，3D DRAM可以有效降低DRAM的单位成本。其他发展路径：采用铁电材料的设计电容（ferro capacitor）以延长DRAM位元格储存电荷的时间延长。具有改善DRAM的资料保存时间（retention time），减小刷新的负担、快速开启或关闭低功耗模式、实现更低的备用功耗，以及进一步推动DRAM的规模化等优点。使用低漏电流沉积的薄膜晶体管（thin-film transistor），例如氧化铟镓锌，来取代DRAM位元格内的硅基晶体管，以大幅降低储存单元的面积。3D DRAM 结构示意图资料